【技术实现步骤摘要】
【国外来华专利技术】本专利技术涉及一种用于运行实速(at-speed)扫描测试的方法和一 种用于实速扫描测试的电路。高密度集成电路需要进行高故障覆盖和低测试成本的有效测试。DFT技术中的许多技^都是基于扫描链概念^f 。扫描链包含多个存储单 元，当应用扫描模式时，这些存储单元被连接为移位寄存器。如果应 用非扫描模式，则这些存储单元不被连接为移位寄存器，而是执行其 应用功能。这些移位寄存器形成从由测试控制器驱动的输入端到还由 该测试控制器读取的输出端的链。这些测试控制器在外部可被实现为 自动测试设备(ATE)的部分，或者可被集成到在测试中的电路中。在扫描测试中，数据从输入端被移位至存储单元，以使这些存储 单元进入在其中必须测试集成电路的状态。施加测试激励来使芯片执 行规定的操作，以验证该集成电路的功能性。此操作的结果作为数据 被存储在存储扫描单元中。在此操作之后，这个数据被移位至集成电 路的输出端，以将该数据与期望值进行比较。集成电路可以有两个或多个时钟域，每个域都包含电路并且由不 同的时钟驱动。这些时钟在相位或频率上有所不同。利用DFT技术， 很难检测出由跨越两个时钟域边界的信号引起的...
【技术保护点】
一种方法，用于对集成电路进行测试，以对由从集成电路的第一模块到集成电路的第二模块的信号通道引起的时延故障进行检测，该第一和第二模块以不同的施加速度运行，所述方法包括以下步骤：ａ）以参考频率将数据移位到扫描存储单元中，ｂ）以启动测试频率对第一模块施加启动测试时钟脉冲，ｃ）以捕获测试频率对第二模块施加捕获测试时钟脉冲，由此启动测试频率与捕获测试频率相同，启动脉冲和捕获脉冲的第一边沿彼此延迟一周期，该周期是启动测试频率的倒数，并且由此根据从第一模块到第二模块的信号通道的施加速度要求指定启动测试频率，ｄ）以参考频率将数据从扫描存储单元移位到输出端，ｅ）将输出端的值与期望值进行比较。
【技术特征摘要】
【国外来华专利技术】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。