一种基于ＪＴＡＧ接口的单板及其设计方法技术

本发明专利技术公开了一种基于ＪＴＡＧ接口的单板，该单板包括至少两个ＪＴＡＧ芯片，所述ＪＴＡＧ芯片携带ＪＴＡＧ接口，该ＪＴＡＧ接口包括测试数据输入线接口、测试数据输出线接口、测试时钟输入接口、测试模式选择输入接口和测试复位输入线接口，所述ＪＴＡＧ芯片间测试数据输出线接口和测试数据输入线接口互相串接以形成边界扫描链，并且边界扫描链上的每个ＪＴＡＧ芯片根据隔离要求配备和连接隔离器件。相应地，本发明专利技术还提供一种基于ＪＴＡＧ接口的单板设计方法。借此，本发明专利技术实现了对工作不可靠的ＪＴＡＧ芯片进行兼容设计，从而保证ＪＴＡＧ芯片工作和测试的可靠性。

【技术实现步骤摘要】

本专利技术涉及电子通讯
，尤其涉及一种基于JTAG( Joint Test Action Group，联合测试行动组合)接口的单板及其设计方法。
技术介绍
随着科学技术的发展，电子通讯产品的系统集成化程度越来越高、物理尺 寸越来越小，由此可供进行电路测试的结点间距越来越小，有的甚至完全成为 隐性结点，比如BGA (Ball Grid Array ，球栅阵列封装)封装器件。在上述情况下，若只是使用探针、针床等传统测试设备则无法对所述电子 通讯产品进行有效的测试，而且其还会带来开发电子系统时测试成本的不断上 升，测试周期的加长以及其它不可测的情况。为此，JTAG (Joint Test Action Group,联合测试行动组合)起草了 BST (Board Scan Test,边界扫描测试)规范，该规范后来被制定为IEEE1149. l标 准。由IEEE-1149.1标准规定的边界扫描是测试PCB (print circuit board,印制 电路板)板上IC (integrated circuit,集成电路)之间互连的综合测试方法。边 界扫描的基本思想是在靠近器件的每一个1本文档来自技高网...

【技术保护点】
一种基于ＪＴＡＧ接口的单板，该单板包括至少两个ＪＴＡＧ芯片，所述ＪＴＡＧ芯片携带ＪＴＡＧ接口，该ＪＴＡＧ接口包括测试数据输入线接口、测试数据输出线接口、测试时钟输入接口、测试模式选择输入接口和测试复位输入线接口，其特征在于，所述ＪＴＡＧ芯片间测试数据输出线接口和测试数据输入线接口互相串接以形成边界扫描链，并且边界扫描链上的每个ＪＴＡＧ芯片根据隔离要求配备和连接隔离器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：李璞，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]