集成电路和指定集成电路的方法技术

本发明专利技术涉及一种在集成电路上使用至少一个ＬＢＩＳＴ引擎执行测试用例的方法，该集成电路具有多个根据预定方案互连的存储元件（１０、１２）和逻辑电路（１４、１６、１８；３０）。ＬＢＩＳＴ引擎至少部分地由出于功能目的提供并在集成电路中可用的存储元件（２８，虚线）和／或逻辑电路（３０，虚线）来构建。至少一个扫描链（２８，实线）形成为一系列选定存储元件（１０、１２），并且其他存储元件（２８，虚线）在测试模式中用于ＬＢＩＳＴ引擎或所述ＬＢＩＳＴ引擎的一部分。扫描链（２８，实线）由测试图形驱动，并且ＬＢＩＳＴ测试用例测试所述逻辑电路（３０，实线）的与所述扫描链（２０；２８，实线）的所述存储元件对应的那些部分。

【技术实现步骤摘要】

本专利技术涉及在集成电路上使用至少一个逻辑内建自测试(LBIST)引擎 来执行测试用例的方法。本专利技术还涉及具有多个存储元件和/或逻辑电路及 至少一个LBIST引擎的集成电路。此外，本专利技术涉及使用LBIST引擎指定 相应集成电路的方法。
技术介绍
集成半导体电路包括多个存储元件和逻辑电路。在生产过程中，必须 对集成电路进行测试，以检测集成电路上的缺陷。这种方法的一个实例是 级敏扫描设计(LSSD)测试。由此LSSD测试者生成测试图形，所述图形被 扫描入由存储元件形成的扫描链中。在另一个实例中，内建自测试(BIST) 引擎或逻辑内建自测试(LBIST)引擎形成了集成电路的一部分。对于LBIST引擎，集成电路必须提，随机图形发生器(PRPG)、多 输入特征寄存器(MISR)、掩蔽和加权存储元件以皿合逻辑。PRPG生成 随机图形。将所述随机图形驱动到扫描链中.扫描链由多个存储元件形成。 将来自扫描链的结果串行地压缩到MISR中。扫描链的长度决定测试用例的 时间。图4示出了根据现有技术的具有扫描链的在测试中的集成电路的一部 分的示意图。集成电路包括多个存储元件10和12。在该实例中，本文档来自技高网...

【技术保护点】
一种用于在集成电路上使用至少一个逻辑内建自测试引擎执行测试用例的方法，所述集成电路具有多个根据预定方案互连的存储元件（１０、１２）和逻辑电路（１４、１６、１８；３０），其中所述逻辑内建自测试引擎至少部分地由出于功能目的提供并在所述集 成电路中可用的存储元件（２８，虚线）和／或逻辑电路（３０，虚线）来构建，至少一个扫描链（２８，实线）形成为一系列选定存储元件（１０、１２），其余的存储元件（２８，虚线）在测试模式中用于所述逻辑内建自测试引擎或所述逻辑内建自测 试引擎的一部分，所述扫描链（２８，实线）由测试图形驱动，以及逻辑内建自测试测试用例测试所述逻辑电...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M帕德福克，T勒，T普夫吕格尔，S邦塞尔斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]