一种低压下提升读写速度和稳定性的SRAM存储单元电路制造技术

一种低压下提升读写速度和稳定性的SRAM存储单元电路，属于集成电路技术领域。本发明专利技术是12管的SRAM存储单元电路，利用第三NMOS管打断整个反馈环使得第二PMOS管和第二NMOS管容易写入电压，当进行写操作时，第一写字线拉为高电平，第二写字线拉为低电平使第二NMOS管和第二PMOS管导通，第三NMOS管N3关断从而使反馈环打断，能够大幅提升SRAM存储单元电路的写能力；同时设置了第五PMOS管、第六NMOS管和第七NMOS管构成读缓冲器结构，用来消除读干扰对SRAM存储单元电路的影响；因此本发明专利技术在提升写能力的同时不影响读稳定性，能够用于单端读写阵列结构，用以解决低压下单端结构带来的写能力降低的问题。

【技术实现步骤摘要】
一种低压下提升读写速度和稳定性的SRAM存储单元电路
本专利技术属于集成电路
，涉及一种12管SRAM存储单元电路，能够应用于单端读写阵列结构，实现在低压下提升读写速度和读写稳定性。
技术介绍
近年来，以无线传感网络和医疗电子设备为代表的应用领域对片上系统的功耗和性能要求越来越高，嵌入式静态随机存储器SRAM是片上系统的关键组成模块之一。降低电源电压是保证SRAM低功耗的有效手段，然而电源电压的降低会带来有关读写稳定性的问题，因此在一些对于操作频率要求不高的应用中，可以使用单端读写结构从而大幅的降低系统功耗。然而，在低电源电压下单端结构的写能力大幅降低，尤其是写1操作的能力；并且读干扰问题也严重影响了低压SRAM的稳定性。因此，设计一种能够应用于单端结构且在低压下提升读写稳定性的SRAM存储单元很有必要。目前在集成电路设计中，常用的SRAM单元为传统6T结构，如图1所示为传统的6TSRAM存储单元电路结构示意图，6T单元结构不仅会受到读干扰的影响，并且在较低电压下，写操作也将变得困难。通过器件尺寸的调节可以满足一定的设计需要，但是本文档来自技高网...

【技术保护点】
1.一种低压下提升读写速度和稳定性的SRAM存储单元电路，其特征在于，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，/n第一NMOS管的栅极连接第一PMOS管的栅极和第二NMOS管的栅极并连接第一写字线，其漏极连接第二写字线，其源极连接第一PMOS管的漏极、第二PMOS管的栅极和第三NMOS管的栅极；/n第二NMOS管的源极连接第二PMOS管的源极并连接写位线，其漏极连接第二PMOS管的漏极、第三NMOS管的源极、第四PMOS管的栅极和第四NMO...

【技术特征摘要】
1.一种低压下提升读写速度和稳定性的SRAM存储单元电路，其特征在于，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，
第一NMOS管的栅极连接第一PMOS管的栅极和第二NMOS管的栅极并连接第一写字线，其漏极连接第二写字线，其源极连接第一PMOS管的漏极、第二PMOS管的栅极和第三NMOS管的栅极；
第二NMOS管的源极连接第二PMOS管的源极并连接写位线，其漏极连接第二PMOS管的漏极、第三NMOS管的源极、第四...

【专利技术属性】
技术研发人员：贺雅娟，黄茂航，吕嘉洵，王梓霖，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51