芯片测试电路制造技术

本申请实施例提供了一种芯片测试电路，芯片测试电路包括：现场可编程逻辑门阵列FPGA、判断单元以及多个信号控制单元，FPGA分别与判断单元以及多个信号控制单元电连接，判断单元与多个信号控制单元电连接；多个信号控制单元中的每个信号控制单元均用于在FPGA的控制下为待测芯片供电以及从待测芯片获取待测电信号；判断单元用于接收多个信号控制单元中每个信号控制单元的电路检测电信号，并对其是否处在正常范围进行判断。本申请实施例提供的芯片测试电路可以在为多个待测芯片供电时，同时从多个待测芯片获取待测电信号，从而可以对多个待测芯片同时进行测试，与现有技术相比，负载待测芯片的能力较强，且测试效率较高。

【技术实现步骤摘要】
芯片测试电路
本申请涉及电子
，具体而言，涉及一种芯片测试电路。
技术介绍
随着芯片集成度越来越高，性能越来越复杂，对芯片进行测试的集成电路测试设备的需求也日趋旺盛。现有的用于对芯片进行测试的集成电路测试设备通常存在负载能力弱的问题，导致一次性能够测试的芯片数量较少，使得测试效率变低。
技术实现思路
有鉴于此，本申请提供了一种芯片测试电路，用以改善现有技术负载能力弱、测试效率低的问题。为实现上述目的，本申请提供如下技术方案：第一方面，本申请实施例提供了一种芯片测试电路，所述芯片测试电路包括：现场可编程逻辑门阵列FPGA、判断单元以及多个信号控制单元，所述FPGA分别与所述判断单元以及所述多个信号控制单元电连接，所述判断单元与所述多个信号控制单元电连接；所述多个信号控制单元中的每个信号控制单元均用于在所述FPGA的控制下为待测芯片供电以及从所述待测芯片获取待测电信号；所述判断单元用于接收所述多个信号控制单元中每个信号控制单元的电路检测电信号，判断多个所述电路检测电信号是否处在正常的范围内，并将对应的判断结果发送给所述FPGA。在上述的实施方式中，多个信号控制单元中的每个信号控制单元的输出端均可以连接至少一个待测芯片，则多个信号控制单元便可以同时连接多个待测芯片。本申请实施例提供的芯片测试电路可以在为多个待测芯片供电时，同时从多个待测芯片获取待测电信号，从而可以对多个待测芯片同时进行测试，与现有技术相比，负载待测芯片的能力较强，且测试效率较高。可选地，上述的芯片测试电路中，每个所述信号控制单元均包括电源转换电路、电源管理单元PMU以及多个芯片测量子电路；所述电源转换电路分别与所述FPGA以及PMU电连接，所述PMU与所述多个芯片测量子电路中的每个芯片测量子电路电连接，所述每个芯片测量子电路的远离所述PMU的一端用于与所述待测芯片电连接。在上述的实施方式中，电源转换电路在为FPGA、PMU共同供电的同时，还可以将FPGA的控制指令传递到PMU，并且将PMU从待测芯片接收到的测量信号传递到FPGA。每个PMU还可以与多个芯片测量子电路连接，每个芯片测量子电路的远离PMU的一端均可以与待测芯片电连接，使得多个信号控制单元中的每个信号控制单元均可以连接多个待测芯片，从而进一步提高了负载待测芯片的能力，并且提高了测试效率。可选地，上述的芯片测试电路中，每个所述信号控制单元均还包括波形比对单元，所述波形比对单元包括第一AD转换电路、第二AD转换电路以及DA转换电路；所述第一AD转换电路的输入端与所述PMU电连接，所述第一AD转换电路的输出端与所述FPGA电连接；所述第二AD转换电路的输入端与所述PMU电连接，所述第二AD转换电路的输出端与所述FPGA电连接；所述DA转换电路的输入端与所述FPGA电连接，所述DA转换电路的输出端分别与所述第一AD转换电路的输入端以及第二AD转换电路的输入端电连接。在上述的实施方式中，两路AD电路用于获取反映待测芯片的实际运行状态的实际波形信号，并把波形信号进行模数转换后传递到FPGA；DA电路则可以从FPGA获得表征理想状态的预设波形信号，并且把预设波形信号经数模转换后作为实际波形信号的比对基准。可选地，上述的芯片测试电路中，所述多个芯片测量子电路中的每个芯片测量子电路均包括供电次子电路和信号测量次子电路；所述供电次子电路的输入端与所述PMU电连接，所述供电次子电路的输出端与所述待测芯片电连接，所述供电次子电路用于为所述待测芯片供电；所述信号测量次子电路的输入端与所述待测芯片电连接，所述信号测量次子电路的输出端与所述PMU电连接，所述信号测量次子电路用于从所述待测芯片获得待测电信号。在上述的实施方式中，供电次子电路用于将PMU发出的电能传递到待测芯片，从而为待测芯片供电，信号测量次子电路用于获取待测芯片发出的待测电信号，并且把待测电信号传递至PMU。可选地，上述的芯片测试电路中，所述供电次子电路包括第一MOS管、第一范围选择单元、高压运算放大器以及第一继电器开关；所述第一MOS管、第一范围选择单元、高压运算放大器以及第一继电器开关顺次连接，且所述第一MOS管的输入端与所述PMU连接，所述第一继电器开关的远离所述高压运算放大器的一端与所述待测芯片电连接。可选地，上述的芯片测试电路中，所述信号测量次子电路包括第二继电器开关、高精度运算放大器、第二范围选择单元以及第二MOS管；所述第二继电器开关、高精度运算放大器、第二范围选择单元以及第二MOS管顺次连接，且所述第二继电器开关的远离所述高精度运算放大器的一端与所述待测芯片电连接，所述第二MOS管的输出端与所述PMU电连接。可选地，上述的芯片测试电路中，所述判断单元包括自检电压芯片，所述自检电压芯片的输入端与所述信号控制单元的输出端口电连接，所述自检电压芯片的输出端与所述FPGA电连接；其中，所述输出端口用于连接待测芯片。在上述的实施方式中，判断单元可以包括自检电压芯片，该自检电压芯片的输入端可以与信号控制单元的与待测芯片连接的输出端口连接，从而测试信号控制单元的输出端口以及与输出端口连接的电路的工作电压是否处在正常的范围内。可选地，上述的芯片测试电路中，所述自检电压芯片为MAX1494CCJ芯片。在上述的实施方式中，自检电压芯片可以为MAX1494CCJ芯片，也可以为其他型号的芯片，自检电压芯片的具体芯片类型不应该理解为是对本申请的限制。可选地，上述的芯片测试电路中，所述判断单元包括自检电流电路，所述自检电流电路包括多路控制开关，所述多路控制开关的输入端与所述FPGA电连接，所述多路控制开关的多个输出端用于与所述信号控制单元的输出端口电连接，其中，所述输出端口用于连接待测芯片。在上述的实施方式中，判断单元可以包括自检电流电路，该自检电流电路的输入端可以与信号控制单元的与待测芯片连接的输出端口连接，从而测试信号控制单元的输出端口以及与输出端口连接的电路的工作电流是否处在正常的范围内。可选地，上述的芯片测试电路中，所述PMU为AD5522JSVD。在上述的实施方式中，PMU可以为AD5522JSVD，也可以为其他型号的芯片，PMU的具体芯片类型不应该理解为是对本申请的限制。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1是本申请实施例提供的芯片测试电路的电路示意图；图2是图1中芯片测量子电路的具体电路的电路示意图；图3是自检电压芯片的电路示意图；图4是自检电流电路的电路示意图。图标：芯片测试电路100；FPGA110；判断单元120；自检电压芯片121；自检电流电路122；信号控制单元130；电源转换电路131；PMU13本文档来自技高网...

【技术保护点】
1.一种芯片测试电路，其特征在于，所述芯片测试电路包括：现场可编程逻辑门阵列FPGA、判断单元以及多个信号控制单元，所述FPGA分别与所述判断单元以及所述多个信号控制单元电连接，所述判断单元与所述多个信号控制单元电连接；/n所述多个信号控制单元中的每个信号控制单元均用于在所述FPGA的控制下为待测芯片供电以及从所述待测芯片获取待测电信号；/n所述判断单元用于接收所述多个信号控制单元中每个信号控制单元的电路检测电信号，判断多个所述电路检测电信号是否处在正常的范围内，并将对应的判断结果发送给所述FPGA。/n

【技术特征摘要】
1.一种芯片测试电路，其特征在于，所述芯片测试电路包括：现场可编程逻辑门阵列FPGA、判断单元以及多个信号控制单元，所述FPGA分别与所述判断单元以及所述多个信号控制单元电连接，所述判断单元与所述多个信号控制单元电连接；
所述多个信号控制单元中的每个信号控制单元均用于在所述FPGA的控制下为待测芯片供电以及从所述待测芯片获取待测电信号；
所述判断单元用于接收所述多个信号控制单元中每个信号控制单元的电路检测电信号，判断多个所述电路检测电信号是否处在正常的范围内，并将对应的判断结果发送给所述FPGA。


2.根据权利要求1所述的芯片测试电路，其特征在于：每个所述信号控制单元均包括电源转换电路、电源管理单元PMU以及多个芯片测量子电路；
所述电源转换电路分别与所述FPGA以及PMU电连接，所述PMU与所述多个芯片测量子电路中的每个芯片测量子电路电连接，所述每个芯片测量子电路的远离所述PMU的一端用于与所述待测芯片电连接。


3.根据权利要求2所述的芯片测试电路，其特征在于：每个所述信号控制单元均还包括波形比对单元，所述波形比对单元包括第一AD转换电路、第二AD转换电路以及DA转换电路；
所述第一AD转换电路的输入端与所述PMU电连接，所述第一AD转换电路的输出端与所述FPGA电连接；
所述第二AD转换电路的输入端与所述PMU电连接，所述第二AD转换电路的输出端与所述FPGA电连接；
所述DA转换电路的输入端与所述FPGA电连接，所述DA转换电路的输出端分别与所述第一AD转换电路的输入端以及第二AD转换电路的输入端电连接。


4.根据权利要求2所述的芯片测试电路，其特征在于：所述多个芯片测量子电路中的每个芯片测量子电路均包括供电次子电路；
所述供电次子电路的输入端与所述PMU电连接，所述供电次子电路的输出端与所述待测芯片电连接，所述供电次子电路用于为所述待测芯片供电。...

【专利技术属性】
技术研发人员：张悦，
申请(专利权)人：合肥悦芯半导体科技有限公司，
类型：新型
国别省市：安徽;34