一种FPGA算法来实现非同步信号采样系统技术方案

本实用新型专利技术涉及高速数字信号采集技术领域，公开了一种FPGA算法来实现非同步信号采样系统，包括芯片识别设备和信号采样装置，所述芯片识别设备的顶部中间端插接有待采集芯片，所述待采集芯片的顶部设有压板，所述信号采样装置的左端经过电源线连接有插头，所述插头插接于芯片识别设备的右侧下端，采用FPGA上的一种算法来实现高速信号的采样，同时实现对数据高速率的压缩，降低对传输带宽的要求，方便快速手动插拔，操作简单，成本低，并且通过在待采集芯片顶部设置的压板，可紧固压制待采集芯片，使得采样更加精确，稳定支撑于地面，可稳定插接插头手动采用螺栓定位锁紧，可手动升降调节压板紧固调节，结构简单，值得推广。值得推广。值得推广。

【技术实现步骤摘要】
一种FPGA算法来实现非同步信号采样系统


[0001]本技术涉及高速数字信号采集
，具体为一种FPGA算法来实现非同步信号采样系统。

技术介绍

[0002]高速数字信号处理技术是以DSP为核心，具有高速，实时的特点的一种信息处理技术。其本质是信息的变换和提取。信号处理的本质是信息的变换和提取，是将信息从各种噪声、干扰的环境中提取出来，并变换为一种便于为人或机器所使用的形式。DSP即数字信号处理器，是一种专用于数字信号处理的可编程芯片。它的主要特点是：
[0003]①
高度的实时性，运行时间可以预测；
[0004]②
Harvard体系结构，指令和数据总线分开(有别于冯
·
诺依曼结构)；
[0005]③
RISC指令集，指令时间可以预测；
[0006]④
特殊的体系结构，适合于运算密集的应用场合；
[0007]⑤
内部硬件乘法器，乘法运算时间短、速度快；
[0008]⑥
高度的集成性，带有多种存储器接口和IO互联接口；
[0009]⑦
普遍带有DMA通道控制器，保证数据传输和计算处理并行工作；
[0010]⑧
低功耗，适合嵌入式系统应用。
[0011]目前在高速数字信号采集领域，常用的方法是从待采集的芯片(或者PCB)端，引出时钟信号到采样设备上，采样设备再根据这个时钟来工作，来实现信号的同步采集。在对采样时钟信号进行压缩时，可以对采样时钟信号的连续N个采样点进行是否存在第一方向转换信号的判断，若连续N个采样点存在第一方向转换信号，用高电平的采样点替换掉原本的连续N个采样点，实现采样时钟信号的压缩；若判断采样时钟信号的连续N个采样点中不存在第一方向转换信号，则可以用低电平的采样点替换掉原本的连续N个采样点，从而实现采样时钟信号的压缩。
[0012]目前，现有的FPGA算法来实现非同步信号采样系统存在如下问题：需要从待采集的芯片端引出信号，插接信号线采样，对传输带宽的要求高，操作不便，成本高，待采集芯片无法紧固压制，容易松动，采样精确度不足。为此，需要设计相应的技术方案给予解决。

技术实现思路

[0013](一)解决的技术问题
[0014]针对现有技术的不足，本技术提供了一种FPGA算法来实现非同步信号采样系统，解决了采用FPGA上的一种算法来实现高速信号的采样，同时实现对数据高速率的压缩，降低对传输带宽的要求，方便快速手动插拔，操作简单，成本低，并且可紧固压制待采集芯片，使得采样更加精确的技术问题。
[0015](二)技术方案
[0016]为实现以上目的，本技术通过以下技术方案予以实现：一种FPGA算法来实现
非同步信号采样系统，包括芯片识别设备和信号采样装置，所述芯片识别设备的顶部中间端插接有待采集芯片，所述待采集芯片的顶部设有压板，所述信号采样装置的左端经过电源线连接有插头，所述插头插接于芯片识别设备的右侧下端。
[0017]优选的，所述芯片识别设备和信号采样装置的底部拐角端通过螺纹连接有支撑脚，所述支撑脚的底部粘接有橡胶垫，所述支撑脚为斜体结构，稳定支撑芯片识别设备和信号采样装置。
[0018]优选的，所述信号采样装置的前端电性连接有显示屏和控制按键，操作显示较为方便。
[0019]优选的，所述插头的内侧中间端固定分布有引脚，所述插头的外端固定设有固定座，插接接电较为稳定。
[0020]优选的，所述插头的内侧固定设有磁吸板，所述插头的内侧外端固定设有环形板，所述环形板的内侧开设有螺孔一，所述螺孔一的内部连接有定位螺栓，可紧固吸附后安装锁紧。
[0021]优选的，所述定位螺栓的内侧一周固定分布有弹性头，所述定位螺栓的外端固定设有固定柄，可进一步转动调节弹性锁定弹性头。
[0022]优选的，所述压板的顶部固定设有顶板，所述顶板的底部两端固定设有伸缩杆，所述伸缩杆的底部连接有伸缩筒，所述伸缩筒固定设于芯片识别设备的顶部，方便伸缩调节。
[0023]优选的，所述伸缩筒的外侧上端固定设有固定板，所述顶板的底部外端固定设有延伸板，所述顶板的外端、延伸板的内部和固定板的内部均开设有螺孔二，螺孔二的内部贯穿连接有锁紧螺杆，可紧固压制于待采集芯片上端。
[0024]优选的，所述压板的底部中间开设有定位槽，所述定位槽的宽度大于待采集芯片的宽度，稳定精确的压制待采集芯片。
[0025](三)有益效果
[0026](1)该FPGA算法来实现非同步信号采样系统，通过在芯片识别设备右端连接的信号采样装置，采用FPGA上的一种算法来实现高速信号的采样，同时实现对数据高速率的压缩，降低对传输带宽的要求，通过在信号采样装置的左端经过电源线连接的插头，方便快速手动插拔，操作简单，成本低，并且通过在待采集芯片顶部设置的压板，可紧固压制待采集芯片，使得采样更加精确。
[0027](2)该FPGA算法来实现非同步信号采样系统，稳定支撑于地面，可稳定插接插头手动采用螺栓定位锁紧，可手动升降调节压板紧固调节，结构简单，值得推广。
附图说明
[0028]图1为本技术的整体结构示意图；
[0029]图2为本技术的A处放大结构示意图；
[0030]图3为本技术的定位机构示意图；
[0031]图4为本技术的插头结构示意图；
[0032]图5为本技术的限位头结构示意图。
[0033]图中，芯片识别设备1、支撑脚11、信号采样装置2、插头21、引脚211、磁吸板212、固定座213、定位螺栓22、弹性头221、固定柄222、环形板23、螺孔一231、待采集芯片3、压板4、
定位槽401、顶板41、螺孔二411、延伸板42、锁紧螺杆43、伸缩杆44、伸缩筒441、固定板442。
具体实施方式
[0034]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0035]请参阅图1
‑
5，本技术实施例提供一种技术方案：一种FPGA算法来实现非同步信号采样系统，包括芯片识别设备1和信号采样装置2，芯片识别设备1的顶部中间端插接有待采集芯片3，待采集芯片3的顶部设有压板4，信号采样装置2的左端经过电源线连接有插头21，插头21插接于芯片识别设备1的右侧下端。
[0036]进一步改进地，芯片识别设备1和信号采样装置2的底部拐角端通过螺纹连接有支撑脚11，支撑脚11的底部粘接有橡胶垫，支撑脚11为斜体结构，稳定支撑芯片识别设备1和信号采样装置2，橡胶垫防滑耐磨。
[0037]进一步改进地，信号采样装置2的前端电性连接有显示屏和控制按本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA算法来实现非同步信号采样系统，包括芯片识别设备(1)和信号采样装置(2)，其特征在于：所述芯片识别设备(1)的顶部中间端插接有待采集芯片(3)，所述待采集芯片(3)的顶部设有压板(4)，所述信号采样装置(2)的左端经过电源线连接有插头(21)，所述插头(21)插接于芯片识别设备(1)的右侧下端。2.根据权利要求1所述的一种FPGA算法来实现非同步信号采样系统，其特征在于：所述芯片识别设备(1)和信号采样装置(2)的底部拐角端通过螺纹连接有支撑脚(11)，所述支撑脚(11)的底部粘接有橡胶垫，所述支撑脚(11)为斜体结构。3.根据权利要求1所述的一种FPGA算法来实现非同步信号采样系统，其特征在于：所述信号采样装置(2)的前端电性连接有显示屏和控制按键。4.根据权利要求1所述的一种FPGA算法来实现非同步信号采样系统，其特征在于：所述插头(21)的内侧中间端固定分布有引脚(211)，所述插头(21)的外端固定设有固定座(213)。5.根据权利要求1所述的一种FPGA算法来实现非同步信号采样系统，其特征在于：所述插头(21)的内侧固定设有磁吸板(212)，所述插头(21)的内侧外端固定设有环形板(23)，所述环形板(23)的内侧...

【专利技术属性】
技术研发人员：李攀，
申请(专利权)人：合肥悦芯半导体科技有限公司，
类型：新型
国别省市：