一种降低静态随机存储器中灵敏放大器失调电压的电路结构制造技术

本发明专利技术公开了一种降低静态随机存储器中灵敏放大器失调电压的电路结构，该电路结构可以估量灵敏放大器自身失调电压产生的延迟，并把它转换为校准信号的长度。校准信号给灵敏放大器的输入放电，降低输入电压，从而可以有效降低灵敏放大器的失调电压，进而有效的降低了数据读取的故障率。

【技术实现步骤摘要】
一种降低静态随机存储器中灵敏放大器失调电压的电路结构
本专利技术涉及集成电路的设计领域，尤其涉及一种降低静态随机存储器中灵敏放大器失调电压的电路结构。
技术介绍
近些年来集成电路行业的高速发展，静态随机存储器(StaticRandomAccessMemory，缩写为SRAM)高速低功耗的特性在电路设计中扮演越来越重要的角色，SRAM的读操作相对于写操作需要更多时间，为了提升SRAM的性能，在数据读出路径中通常采用灵敏放大器(SenseAmplifier，缩写为SA)，在理想条件下，只需要输入微小的电压差，灵敏放大器就能反馈出逻辑上的“0”和“1”。但是，由于工艺参数的波动，使得如跨导、阈值电压等器件参数产生失配，对于SA而言，将会产生失调电压，进而引起小摆幅输入信号被灵敏放大器的错误放大。传统电压锁存型SA电路的结构如图1所示；为了减小SA的失调电压，现存在以下几种技术：(1)M.Khayatzadeh和F.Frustaci于2015年提出的一种ReconfigurableSenseAmplifier型电路，该设计方案是将传统电压型灵敏本文档来自技高网...

【技术保护点】
1.一种降低静态随机存储器中灵敏放大器失调电压的电路结构，其特征在于，包括：灵敏放大器、校准使能产生模块，以及校准电压产生模块；其中：/n所述校准使能产生模块包括：两个二输入与门，记为AND1和AND2；所述校准电压产生模块包括：两个NMOS管，记为SE1和SE2；/n二输入与门AND1的两个输入端各自连接控制信号Q与灵敏放大器中第一反相器的输出节点OUT，二输入与门AND1的输出端连接NMOS管SE1的栅极；二输入与门AND2的两个输入端各自连接控制信号Q与灵敏放大器中第二反相器的输出节点OUTB，二输入与门AND2的输出端连接NMOS管SE2的栅极；/nNMOS管SE1的漏极与灵敏放大器的...

【技术特征摘要】
1.一种降低静态随机存储器中灵敏放大器失调电压的电路结构，其特征在于，包括：灵敏放大器、校准使能产生模块，以及校准电压产生模块；其中：
所述校准使能产生模块包括：两个二输入与门，记为AND1和AND2；所述校准电压产生模块包括：两个NMOS管，记为SE1和SE2；
二输入与门AND1的两个输入端各自连接控制信号Q与灵敏放大器中第一反相器的输出节点OUT，二输入与门AND1的输出端连接NMOS管SE1的栅极；二输入与门AND2的两个输入端各自连接控制信号Q与灵敏放大器中第二反相器的输出节点OUTB，二输入与门AND2的输出端连接NMOS管SE2的栅极；
NMOS管SE1的漏极与灵敏放大器的第二输入电压V2连接，源极与GND连接；NMOS管SE2的漏极与灵敏放大器的第一输入电压V1连接，源极与GND连接。


2.根据权利要求1所述的一种降低静态随机存储器中灵敏放大器失调电压的电路结构，其特征在于，所述灵敏放大器包括：五个NMOS晶体管和四个PMOS晶体管，五个NMOS晶体管依次记为N1～N5，四个PMOS晶体管依次记为P1～P4；
NMOS晶体管N3和PMOS晶体管P3构成第一反相器，NMOS晶体管N4和PMOS晶体管P4构成第二反相器，两个反相器形成交叉耦合结构；交叉耦合结构通过NMOS晶体管N1、NMOS晶体管N2对应的将灵敏放大器与第一输入电压V1、第二输入电压V2隔离，通过PMOS晶体管P1与PMOS晶体管P2将灵敏放大器与VDD隔离开，通过NMOS晶体管N5将灵敏放大器与GND隔离开。


3.根据权利要求1所述的一种降低静态随机存储器中灵敏放大器失调电压的电路结构，其特征在于，第一输入电压V1与NMOS晶体管N1的栅极连接；第二输入电压V2与NMOS晶体管N2的栅极连接；灵敏放大器使能信号SAE与NMOS晶体管N5的栅极连接；NMOS晶体管N1的源极与NMOS晶体管N5的漏极连接，NMOS晶体管N1的漏极与NMOS晶体管N3的源极连接；NMOS晶体管N2的源极与NMOS晶体管N5的漏极、NMOS晶体管N2的漏极与NMOS晶体管N4的源极连接；
预充信号PRE与PMOS晶体管P1的栅极以及PMOS晶体管P2的栅极连接；PMOS晶体管P1的漏极与PMOS晶体管P3的漏极以及NMOS晶体管N3的漏极连接...

【专利技术属性】
技术研发人员：蔺智挺，赵悦，赵强，彭春雨，卢文娟，吴秀龙，黎轩，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽;34