用于降低SRAM存储阵列漏电流的电路及控制方法技术

本发明专利技术公开了一种用于降低SRAM存储阵列漏电流的电路及控制方法，包括存储阵列电源电压控制模块、存储阵列地端电压控制模块和存储阵列；通过存储阵列电源电压控制模块和存储阵列地端控制模块实现存储阵列电源端和地端电压的控制，可降低存储单元实际数据保持电压，从而减小SRAM在数据保持状态下的漏电功耗。并且利用控制不同调节信号来实现调节存储单元数据保持电压值的功能，以应对不同设计需求。本发明专利技术可有效降低SRAM在数保持状态下存储阵列的漏电流，并且在用SRAM实现的存储系统中，可以实现必要SRAM以低漏电开销保持数据，其余SRAM完全关闭电源的低功耗方案。

【技术实现步骤摘要】
用于降低SRAM存储阵列漏电流的电路及控制方法
本专利技术属于SRAM
，尤其涉及一种用于降低SRAM存储阵列漏电流的电路及控制方法。
技术介绍
随着物联网技术的不断发展，应用于物联网传感器节点的高能效微控制器的需求快速增长，由于电池供电的特性，微控制器的低功耗设计成为关键。应用于物联网技术的微控制器典型工作特点为长时间处于休眠模式，因此降低微控制器在休眠模式的漏电能耗尤为重要，其中SRAM的静态漏电功耗为主要功耗来源。现有技术中，休眠状态下SRAM的外围逻辑电路通常采用电源门控的方式降低漏电流，存储阵列仅仅在不需要保持数据的状态下才通过关闭电源门控限制漏电功耗。对于部分需要保存数据的SRAM，其存储阵列仍处于正常供电状态，导致存储阵列漏电功耗仍然较大，限制了微控制器能效的进一步提升。
技术实现思路
专利技术目的：针对以上问题，本专利技术提出一种用于降低SRAM存储阵列漏电流的电路及控制方法，通过利用存储阵列电源电压控制模块和存储阵列地端电压控制模块分别控制存储阵列的电源电压和地端电压，降低存储阵列实际本文档来自技高网...

【技术保护点】
1.一种用于降低SRAM存储阵列漏电流的电路，其特征在于，包含存储阵列电源电压控制模块、存储阵列地端电压控制模块和存储阵列；/n所述存储阵列电源电压控制模块用于控制存储阵列实际供电电压值；/n所述存储阵列地端电压控制模块用于控制存储阵列实际地端电压值；/n所述存储阵列用于存储数据。/n

【技术特征摘要】
1.一种用于降低SRAM存储阵列漏电流的电路，其特征在于，包含存储阵列电源电压控制模块、存储阵列地端电压控制模块和存储阵列；
所述存储阵列电源电压控制模块用于控制存储阵列实际供电电压值；
所述存储阵列地端电压控制模块用于控制存储阵列实际地端电压值；
所述存储阵列用于存储数据。


2.根据权利要求1所述的用于降低SRAM存储阵列漏电流的电路，其特征在于，所述存储阵列电源电压控制模块包含SRAM电源端(VDD)、第一电源电压控制模块使能信号(EN1)、第二电源电压控制模块使能信号(EN2)、第一电源电压控制模块调节信号(SW1)，第二电源电压控制模块调节信号(SW2)、第三电源电压控制模块调节信号(SW3)、第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)；
其中，SRAM电源端(VDD)分别与第一MOS管(M1)的源极、第二MOS管(M2)的源极、第三MOS管(M3)的源极相接，第一MOS管(M1)的栅极接第一电源电压控制模块使能信号(EN1)、第一反相器(INV1)的输入端，第一MOS管(M1)的漏极分别接第四MOS管(M4)的源极、第二MOS管(M2)的漏极、第三MOS管(M3)的漏极、第五MOS管(M5)的源极、第七MOS管(M7)的源极、第九MOS管(M9)的源极，第二MOS管(M2)的栅极与第二反相器(INV2)的输出端、第三反相器(INV3)的输入端相连，第三MOS管(M3)的栅极与第四反相器(INV4)的输出端相连；第一反相器(INV1)的输出端接第二反相器(INV2)的输入端；第三反相器(INV3)的输出端接第四反相器(INV4)的输入端；第四MOS管(M4)的栅极接第二电源电压控制模块使能信号(EN2)，第四MOS管(M4)的漏极分别接第六MOS管(M6)的漏极、第八MOS管(M8)的漏极、第十MOS管(M10)的漏极；第五MOS管(M5)的栅极接第一电源电压控制模块调节信号(SW1)和第六MOS管(M6)的栅极，第五MOS管(M5)的漏极接第六MOS管(M6)的源极；第七MOS管(M7)的栅极接第二电源电压控制模块调节信号(SW2)和第八MOS管(M8)的栅极，第七MOS管(M7)的漏极接第八MOS管(M8)的源极；第九MOS管(M9)的栅极接第三电源电压控制模块调节信号(SW3)和第十MOS管(M10)的栅极，第九MOS管(M9)的漏极接第十MOS管(M10)的源极。


3.根据权利要求1所述的用于降低SRAM存储阵列漏电流的电路，其特征在于，所述存储阵列地端电压控制模块包含SRAM地端(VSS)、第三地端电压模块使能信号(EN3)、第四地端电压控制模块调节信号(SW4)、第五端电压控制模块调节信号(SW5)、第六端电压控制模块调节信号(SW6)、第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)、第十五MOS管(M15)、第十六MOS管(M16)、第十七MOS管(M17)；
其中，SRAM地端(VSS)分别与第十一MOS管(M11)的漏极、第十三MOS管(M13)的漏极、第十五MOS管(M15)的漏极、第十七MOS管(M17)的漏极相连；第十一MOS管(M11)的栅极接第三地端电压控制模块使能信号(EN3)，第十一MOS管(M11)的源极...

【专利技术属性】
技术研发人员：李晓敏，
申请(专利权)人：南京低功耗芯片技术研究院有限公司，
类型：发明
国别省市：江苏;32