【技术实现步骤摘要】
一种基于SRAM实现存内运算的电路结构
本专利技术涉及集成电路设计
，特别是涉及一种基于SRAM实现存内运算的电路结构。
技术介绍
传统冯·诺依曼架构的计算机是将CPU和存储器分开实现的，CPU频繁的访问存储器造成数据在访存中功耗不断增大。
技术实现思路
本专利技术提供一种基于SRAM实现存内运算的电路结构，避免了因CPU频繁访问内存导致功耗上升的问题。本专利技术解决其技术问题所采用的技术方案是：提供一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。所述单端敏感放大器电路分别对所述存储阵列电路的位线和位线非进行读取操作，当读取的电平...
【技术保护点】
1.一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，其特征在于，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。/n
【技术特征摘要】
1.一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，其特征在于，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。
2.根据权利要求1所述的基于SRAM实现存内运算的电路结构，其特征在于，所述单端敏感放大器电路分别对所述存储阵列电路的位线和位线非进行读取操作，当读取的电平高于参考电压时输出高地平，当读取的电压低于参考电压时输出低电平。
3.根据权利要求2所述的基于SRAM实现存内运算的电路结构，其特征在于，所述单端敏感放大器电路通过四个PMOS管作为读选通通路分别对位线、位线非和两个参考电压进行读选通，通过四个去耦管...
【专利技术属性】
技术研发人员：王豪州，赵信，黄金明，方华，张立，
申请(专利权)人：上海高性能集成电路设计中心，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。