包括扇出子封装件的层叠封装件制造技术

包括扇出子封装件的层叠封装件。一种层叠封装件包括：封装基板；以及使用第一连接凸块和第二连接凸块安装在封装基板上的扇出子封装件。扇出子封装件包括第一半导体管芯和再分配线RDL图案。第二半导体管芯层叠在封装基板上以提供第一阶梯结构，并且第三半导体管芯层叠在第二半导体管芯上以提供第二阶梯结构。第二半导体管芯和第三半导体管芯通过接合布线连接至封装基板。

【技术实现步骤摘要】
包括扇出子封装件的层叠封装件
本公开的实施方式涉及封装技术，并且更具体地，涉及包括扇出子封装件的层叠封装件。
技术介绍
近来，已经提出了高性能半导体封装件来提高操作速度。高性能半导体封装件中的每一个可以制造为包括层叠在封装基板上的多个半导体管芯。可以使用布线接合技术将多个半导体管芯电连接至封装基板。随着由电子系统处理的数据量的增加，可能需要增加半导体管芯的输入/输出(I/O)端子的数量，以便高速地处理数据。在这种情况下，可能需要先进的技术将半导体管芯的I/O端子电连接至封装基板。
技术实现思路
根据实施方式，层叠封装件包括：封装基板；使用第一连接凸块和第二连接凸块安装在封装基板上的扇出子封装件；层叠在扇出子封装件上的第二半导体管芯；层叠在第二半导体管芯上的第三半导体管芯；连接至第二半导体管芯的第一接合布线；以及连接至第三半导体管芯的第二接合布线。封装基板包括：连接至第一接合布线的第一布线接合指(finger)；连接至第二接合布线的第二布线接合指；与第一连接凸块连接的第一凸块接合指；以及与第二连接凸块连接的第二凸块接合指。扇出子封装件包括：嵌入有第一半导体管芯的包封层；从第一半导体管芯的表面延伸并连接至设置在包封层的底表面上的第一连接凸块的第一再分配线(RDL)图案；以及从第一半导体管芯的表面延伸并且将第一半导体管芯连接至设置在包封层的底表面上的第二连接凸块的第二RDL图案。根据另一实施方式，层叠封装件包括：封装基板；使用第一连接凸块和第二连接凸块安装在封装基板上的扇出子封装件；层叠在扇出子封装件上以提供阶梯结构的第二半导体管芯；将第二半导体管芯连接至封装基板的接合布线；以及设置在第一连接凸块和第二连接凸块之间以在结构上支撑扇出子封装件的虚设凸块。扇出子封装件包括：嵌入有第一半导体管芯的包封层；从第一半导体管芯的表面延伸并连接至设置在包封层的底表面上的第一连接凸块的第一再分配线(RDL)图案；以及从第一半导体管芯的表面延伸并且将第一半导体管芯连接至设置在包封层的底表面上的第二连接凸块的第二RDL图案。附图说明图1是例示根据实施方式的层叠封装件的截面图。图2和图3是例示图1所示的层叠封装件的部分的放大截面图。图4是例示图1所示的层叠封装件的布线接合指、连接凸块和管芯焊盘的平面图。图5是例示图4所示的管芯焊盘的放大平面图。图6是例示图4所示的连接凸块和管芯焊盘的平面图。图7是例示根据实施方式的层叠封装件中所包括的扇出子封装件的边缘部分的放大截面图。图8是例示根据另一实施方式的层叠封装件的截面图。图9是例示根据又一实施方式的层叠封装件的截面图。图10是例示采用包括根据实施方式的至少一个层叠封装件的存储卡的电子系统的框图。图11是例示包括根据实施方式的至少一个层叠封装件的另一电子系统的框图。具体实施方式本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词，并且术语的含义可以根据实施方式所属领域的普通技术人员而解释为不同。如果详细定义了术语，则可以根据定义来解释术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常所理解的含义相同的含义。将理解的是，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语用于将相似的元件彼此区分开，并非用于指示此类元件的数量或顺序。还应理解，当元件或层被称为在另一元件或层“上”、“上方”、“下”、“下方”或“外部”时，该元件或层可以直接接触另一元件或层或者可以存在中间元件或层。应该以类似的方式来解释用于描述元件或层之间的关系的其它词语(例如，“在……之间”与“直接在……之间”或“相邻”与“直接相邻”)。诸如“之下”、“下方”、“低于”、“上方”、“高于”、“顶”、“底”等的空间相对术语可以用于描述例如附图中所示出的元件和/或特征与另一元件和/或特征的关系。将理解的是，除了附图中描绘出的方位之外，空间相对术语还旨在涵盖装置在使用和/或操作中的不同方位。例如，当附图中的装置被翻转时，则被描述为在其它元件或特征之下和/或下方的元件将被定向为在其它元件或特征上方。装置可以以其它方式被定向(旋转90度或在其它方位)并且本文使用的空间相对描述符被相应地解释。层叠封装件可以对应于半导体封装件，并且半导体封装件可以包括诸如半导体芯片或半导体管芯之类的电子装置。半导体芯片或半导体管芯可以通过使用管芯切割工艺将诸如晶圆之类的半导体基板分成多片来获得。半导体芯片可以对应于存储芯片、逻辑芯片或专用集成电路(ASIC)芯片。存储芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。半导体封装件可以用于诸如移动电话之类的通信系统、与生物技术或医疗保健相关联的电子系统、或可穿戴电子系统。半导体封装件可以应用于物联网(IoT)。在整个说明书中，相同的附图标记指代相同的元件。即使未参照附图提及或描述附图标记，也可以参照另一附图提及或描述该附图标记。另外，即使附图标记在该附图中未示出，也可以参照另一附图来提及或描述该附图标记。图1是例示根据实施方式的层叠封装件10的截面图。参照图1，层叠封装件10可以被配置为包括封装基板100、嵌入有第一半导体管芯200的扇出子封装件500、以及包括多个第二半导体管芯711的第一层叠物701。包括多个第三半导体管芯712的第二层叠物702可以层叠在包括多个第二半导体管芯711的第一层叠物701上。层叠封装件10还可以包括多条第一接合布线801和多条第二接合布线802。可以使用设置在扇出子封装件500和封装基板100之间的多个第一连接凸块601和多个第二连接凸块602来将扇出子封装件500安装在封装基板100上。第一连接凸块601和第二连接凸块602当从平面图观看时可以与第一半导体管芯200间隔开。层叠封装件10还可以包括外包封层900，该外包封层900设置在封装基板100上，以覆盖和保护扇出子封装件500、第一层叠物701和第二层叠物702。外包封层900可以包括诸如环氧成型化合物(EMC)材料之类的封装成型材料。封装基板100可以包括将层叠封装件10电连接至外部装置的互连结构。封装基板100可以是印刷电路板(PCB)。封装基板100可以具有在其上层叠有扇出子封装件500的第一表面101和位于扇出子封装件500的相对侧上的第二表面102。外连接器109可以设置在封装基板100的第二表面102上。外连接器109可以包括能够连接至外部装置的连接构件。例如，外连接器109可以包括焊球。第一布线接合指140和第二布线接合指170可以设置在封装基板100的第一表面10本文档来自技高网...

【技术保护点】
1.一种层叠封装件，该层叠封装件包括：/n封装基板；/n扇出子封装件，所述扇出子封装件使用第一连接凸块和第二连接凸块安装在所述封装基板上；/n第二半导体管芯的第一层叠物，所述第一层叠物层叠在所述扇出子封装件上；/n第三半导体管芯的第二层叠物，所述第二层叠物层叠在所述第二半导体管芯上；/n第一接合布线，所述第一接合布线连接至所述第二半导体管芯；以及/n第二接合布线，所述第二接合布线连接至所述第三半导体管芯，/n其中，所述封装基板包括：/n第一布线接合指，所述第一布线接合指连接至所述第一接合布线；/n第二布线接合指，所述第二布线接合指连接至所述第二接合布线；/n第一凸块接合指，所述第一连接凸块连接至所述第一凸块接合指；以及/n第二凸块接合指，所述第二连接凸块连接至所述第二凸块接合指，并且/n其中，所述扇出子封装件包括：/n包封层，所述包封层嵌入有第一半导体管芯；/n第一再分配线RDL图案，所述第一RDL图案从所述第一半导体管芯的表面延伸并且连接至设置在所述包封层的底表面上的所述第一连接凸块；以及/n第二RDL图案，所述第二RDL图案从所述第一半导体管芯的所述表面延伸并且将所述第一半导体管芯连接至设置在所述包封层的所述底表面上的所述第二连接凸块。/n...

【技术特征摘要】
20190502 KR 10-2019-00518651.一种层叠封装件，该层叠封装件包括：
封装基板；
扇出子封装件，所述扇出子封装件使用第一连接凸块和第二连接凸块安装在所述封装基板上；
第二半导体管芯的第一层叠物，所述第一层叠物层叠在所述扇出子封装件上；
第三半导体管芯的第二层叠物，所述第二层叠物层叠在所述第二半导体管芯上；
第一接合布线，所述第一接合布线连接至所述第二半导体管芯；以及
第二接合布线，所述第二接合布线连接至所述第三半导体管芯，
其中，所述封装基板包括：
第一布线接合指，所述第一布线接合指连接至所述第一接合布线；
第二布线接合指，所述第二布线接合指连接至所述第二接合布线；
第一凸块接合指，所述第一连接凸块连接至所述第一凸块接合指；以及
第二凸块接合指，所述第二连接凸块连接至所述第二凸块接合指，并且
其中，所述扇出子封装件包括：
包封层，所述包封层嵌入有第一半导体管芯；
第一再分配线RDL图案，所述第一RDL图案从所述第一半导体管芯的表面延伸并且连接至设置在所述包封层的底表面上的所述第一连接凸块；以及
第二RDL图案，所述第二RDL图案从所述第一半导体管芯的所述表面延伸并且将所述第一半导体管芯连接至设置在所述包封层的所述底表面上的所述第二连接凸块。


2.根据权利要求1所述的层叠封装件，
其中，所述第二半导体管芯被层叠为具有沿从所述第一布线接合指指向所述第二布线接合指的第一偏移方向的偏移，以提供第一阶梯结构；并且
其中，所述第三半导体管芯被层叠为具有沿从所述第二布线接合指指向所述第一布线接合指的第二偏移方向的偏移，以提供第二阶梯结构。


3.根据权利要求1所述的层叠封装件，其中，
所述第一布线接合指位于所述扇出子封装件的第一侧上；并且
所述第二布线接合指位于所述扇出子封装件的第二侧上，所述第二侧与所述扇出子封装件的所述第一侧相对。


4.根据权利要求1所述的层叠封装件，其中，所述第一半导体管芯设置在所述封装基板的位于所述第一布线接合指和所述第二布线接合指之间的中央部分上方。


5.根据权利要求1所述的层叠封装件，其中，所述第一连接凸块和所述第二连接凸块与所述第一半导体管芯横向间隔开。


6.根据权利要求1所述的层叠封装件，其中，所述封装基板还包括：
第一互连线，所述第一互连线分别将所述第一布线接合指连接至所述第一凸块接合指；以及
第二互连线，所述第二互连线分别将所述第二布线接合指连接至所述第二凸块接合指。


7.根据权利要求6所述的层叠封装件，其中，所述第一半导体管芯包括：
第一管芯焊盘，所述第一管芯焊盘分别电连接至所述第一RDL图案；以及
第二管芯焊盘，所述第二管芯焊盘分别电连接至所述第二RDL图案，
其中，所述第一管芯焊盘和所述第二管芯焊盘的宽度小于所述第一连接凸块和所述第二连接凸块的直径。


8.根据权利要求7所述的层叠封装件，其中，
所述第一管芯焊盘、所述第一RDL图案、所述第一连接凸块、所述第一凸块接合指...

【专利技术属性】
技术研发人员：李承烨，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR