【技术实现步骤摘要】
一种延时电路、方法、防止信号误触发电路和集成电路
本专利技术实施例涉及电子电路领域，尤其涉及一种延时电路、方法、防止信号误触发电路和集成电路。
技术介绍
信号的完整性对于集成电路正常工作至关重要。信号在传输的过程中，会受到来自其他信号或者环境的干扰，导致信号失真。例如：在开关电源的环境下，按照半桥方式连接的两个功率管在导通和关断的状态之间高速切换，如图1a至图1f所示。这样的切换导致在半桥的输出点VSW，通常是电感的接入点，产生高速变化的电压。电压变化的幅度是输入电压VIN和地GND之间，变化速度在纳秒(ns)级别。这样大幅高速变化的信号，很容易通过电路板上的寄生电容的耦合，影响到附近的其它信号。受影响的信号会产生短时脉冲，也就是“毛刺”，并误触发其控制的电路。例如：如果产生“毛刺”的信号是一个电路使能信号，变低的“毛刺”会导致该电路停止工作。所以，在接收信号时，必须要过滤短时脉冲以防止信号误触发。目前，过滤“毛刺”通常的做法是增加延时电路。如果信号的变化是小于规定时间，这种变化就被忽略掉。大于该时间的变化才会被识别...
【技术保护点】
1.一种延时电路，其特征在于，包括：上升沿延时电路和下降沿延时电路；其中，所述上升沿延时电路采用组合逻辑电路，用于对输入信号的上升沿进行延时；所述下降沿延时电路采用组合逻辑电路，用于对输入信号的下降沿进行延时。/n
【技术特征摘要】
1.一种延时电路，其特征在于，包括：上升沿延时电路和下降沿延时电路；其中，所述上升沿延时电路采用组合逻辑电路，用于对输入信号的上升沿进行延时；所述下降沿延时电路采用组合逻辑电路，用于对输入信号的下降沿进行延时。
2.根据权利要求1所述的延时电路，其特征在于，所述上升沿延时电路包括：第一与非门、第二与非门、第三上升沿延时用非门、第四与非门、第五与非门、第六上升沿延时用非门、第七与非门、第八与非门、第九上升沿延时用非门；其中，
所述第一与非门的第一输入端接输入信号，第一与非门的输出连接到第三上升沿延时用非门的输入端和第二与非门的第一输入端，第三上升沿延时用非门的输出连接到第四与非门的第一输入端，第四与非门的输出连接到第六上升沿延时用非门的输入端和第五与非门的第一输入端；第五与非门的输出连接到第二与非门的第二输入端和第四与非门的第二输入端，第六上升沿延时用非门的输出连接到第七与非门的第一输入端，第七与非门的输出连接到第九上升沿延时用非门的输入端和第八与非门的第一输入端，第八与非门的输出连接到第五与非门的第二输入端和第七与非门的第二输入端，时钟信号(CLK)连接到第八与非门的第二输入端，第九上升沿延时用非门的输出连接到电路最终输出端。
3.根据权利要求1或2任一项所述的延时电路，其特征在于，所述下降沿延时电路包括：第一或非门、第二或非门、第三下降沿延时用非门、第四或非门、第五或非门、第六下降沿延时用非门、第七或非门、第八或非门、第九下降沿延时用非门；其中，
所述第一或非门的第一输入端接输入信号，第一或非门的输出连接到第三下降沿延时用非门的输入端和第二或非门的第一输入端，第三下降沿延时用非门的输出连接到第四或非门的第一输入端，第四或非门的输出连接到第六下降沿延时用非门的输入端和第五或非门的第一输入端；第五或非门的输出连接到第二或非门的第二输入端和第四或非门的第二输入端，第六下降沿延时用非门的输出连接到第七或非门的第一输入端，第七或非门的输出连接到第九下降沿延时用非门的输入端和第八或非门的第一输入端，第八或非门的输出连接到第五或非门的第二输入端和第七或非门的第二输入端，时钟信号(CLK)连接到第八或非门的第二输入端，第九下降沿延时用非门的输出连接到电路最终输出端。
4.根据权利要求2所述的延时电路，其特征在于，所述上升沿延时电路中第五与非门的输出不经过任何其它逻辑门，直接连接到第四与非门的相应输入端，然后，第二与非门和第四与非门的相应的输入端再相连；所述上升沿延时电路中第八与非门的输出不经过任何其它逻辑门，直接连接到第七与非门的相应输入端，然后，第五与非门和第七与非门的相应的输入端再相连。
5.根据权利要求3所述的延时电路，其特征在于，所述下降沿延时电路中第五或非门的输出不经过任何其它逻辑门，直接连接到第四或非门的相应输入端，然后，第二或非门和第四或非门的相应的输入端...
【专利技术属性】
技术研发人员：李征，朱伟东，
申请(专利权)人：江苏应能微电子有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。