【技术实现步骤摘要】
基于仲裁器PUF的可靠性增强结构及增强方法
本专利技术涉及硬件信息安全
，具体涉及一种基于仲裁器PUF的可靠性增强结构及增强方法。
技术介绍
物理不可克隆函数(PUF)利用芯片在制造过程中不可避免的工艺偏差，实现把一组二进制输入比特流单向转换为一组二进制输出比特流的函数功能。PUF的输入比特流一般称作激励(Challenge，C)，输出比特流一般称作响应(Response，R)，一般的，一个激励唯一的对应一个响应，将这组激励-响应信号称作激励响应对(Challenge-ResponsePairs，CRPs)。由于PUF芯片提取的工艺偏差具有很强的随机性，即使是制造商也很难精准复制该随机偏差，无法制造出两片完全相同的PUF实体，即“不可克隆性”。利用其不可克隆性，PUF可以用于身份识别与认证、密钥产生、知识产权保护等信息安全应用。除了不可克隆性，PUF还有两个非常重要的性能指标，即唯一性和可靠性。唯一性是描述一个PUF结构中不同PUF实体之间差异程度的指标，理想情况下，在给定环境下向一个PUF结构的不同PUF实体输入一组...
【技术保护点】
1.一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，其特征在于，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。/n
【技术特征摘要】
1.一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，其特征在于，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。
2.根据权利要求1所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述第一三态反相器矩阵由m行n列三态反相器构成，每一行的三态反相器前后级联，每一列的三态反相器上下并联，其中，m和n均为大于一的自然数。
3.根据权利要求2所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接具体包括：
所述稳定电路模块包括两个完全相同的第二三态反相器矩阵和一个控制逻辑模块，所述两个第二三态反相器矩阵相互并联，并将其中一个第二三态反相器矩阵定义为第一附加延迟单元，将另一个第二三态反相器矩阵定义为第二附加延迟单元，其中一个第二三态反相器矩阵的输入端与所述第一延迟路径的输出端连接，另一个第二三态反相器矩阵的输入端与所述第二延迟路径的输出端连接，所述第一附加延迟单元和所述第二附加延迟单元的输出端均与所述仲裁器的输入端连接，所述仲裁器的输出端与所述控制逻辑模块连接，所述控制逻辑模块的输出信号还作为一控制信号馈入所述第一附加延迟单元和所述第二附加延迟单元。
4.根据权利要求3所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述第一三态反相器矩阵中的所有三态反相器均采用电流饥饿型结构，所述第一附加延迟单元和所述第二附加延迟单元中的某一行为普通行，所述普通行由一行电流饥饿型反相器级联形成，剩下的所有行均是补偿行，所述补偿行由三态反相器级联形成。
5.一种基于仲裁器PUF的可靠性增强结构的增强方法，其特征在于，应用于权利要求4所述的一种基于仲裁器PUF的可靠性增强结构，所述增强方法包括如下步骤：
S1，外部电路为每一对延迟单元输入对应的配置信号，利...
【专利技术属性】
技术研发人员：张伟，刘俊杰，王耀，
申请(专利权)人：芯峰科技广州有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。