基于仲裁器PUF的可靠性增强结构及增强方法技术

本发明专利技术公开了一种基于仲裁器PUF的可靠性增强结构及增强方法，包括仲裁器PUF电路，仲裁器PUF电路包括仲裁器模块和与其连接的第一延迟路径和第二延迟路径，第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，延迟单元包括两个完全相同且相互并联的第一三态反相器矩阵，仲裁器模块包括仲裁器和稳定电路模块，稳定电路模块分别与仲裁器、第一延迟路径和第二延迟路径连接；其有益效果是：通过创新APUF的整体结构，在不增加延时路径级数的前提下，增加CRPs的数量，以提高APUF的唯一性；通过创新APUF中延迟单元中的微观结构，并引入一个稳定电路模块，提高APUF的可靠性。

【技术实现步骤摘要】
基于仲裁器PUF的可靠性增强结构及增强方法
本专利技术涉及硬件信息安全
，具体涉及一种基于仲裁器PUF的可靠性增强结构及增强方法。
技术介绍
物理不可克隆函数(PUF)利用芯片在制造过程中不可避免的工艺偏差，实现把一组二进制输入比特流单向转换为一组二进制输出比特流的函数功能。PUF的输入比特流一般称作激励(Challenge，C)，输出比特流一般称作响应(Response，R)，一般的，一个激励唯一的对应一个响应，将这组激励-响应信号称作激励响应对(Challenge-ResponsePairs，CRPs)。由于PUF芯片提取的工艺偏差具有很强的随机性，即使是制造商也很难精准复制该随机偏差，无法制造出两片完全相同的PUF实体，即“不可克隆性”。利用其不可克隆性，PUF可以用于身份识别与认证、密钥产生、知识产权保护等信息安全应用。除了不可克隆性，PUF还有两个非常重要的性能指标，即唯一性和可靠性。唯一性是描述一个PUF结构中不同PUF实体之间差异程度的指标，理想情况下，在给定环境下向一个PUF结构的不同PUF实体输入一组相同的激励，其输出响应应当是独立且不相关的，如果响应之间比较相似，则该PUF结构的唯一性较差。可靠性是描述一个PUF实体在不同工作条件下稳定程度的指标，理想情况下，对一个PUF实体输入同一个激励，输出响应应该是稳定不变的，但是在环境温度或工作电压发生波动时，输出响应可能会发生跳变，从而降低PUF的可靠性。仲裁器PUF(ArbiterPUF，APUF)是一种典型的延时型PUF电路，具体结构如图6所示。APUF由两条完全对称的延时路径和仲裁器组成，仲裁器根据比较脉冲信号在两条延时路径中的传输延时输出响应。其中两条延时路径由n个开关单元级联而成，每个开关单元有两个输入端和两个输出端，并且根据激励位Ci决定它们是直接相连还是交叉相连，仲裁器可以由RS触发器或D触发器充当。可以发现，每级开关单元都需要1位激励，因此可以产生2n种延迟路径，由于制造过程中不可避免的工艺偏差，经过激励位配置的延时路径不可能完全对称，其延时也不可能完全相同，最后两条延时路径的延时信号经过仲裁器判决后可以产生2n个CRPs。然而，传统的APUF电路在实际应用中存在两个问题：唯一性问题。传统APUF由于其结构设定，若想增加CRPs数量以提高APUF的唯一性，就必须要增加延时路径的级数，即增加开关单元的数目，但是这样必然会大大增加APUF电路的硬件开销，并增大电路工作的能耗。可靠性问题。APUF作为一种硬件安全原语，其响应的可再现性会受到工作条件(主要是环境温度和工作电压)的影响，现行提高可靠性的方法要么需要较大的硬件开销，要么需要复杂的纠错算法，这非常不利于APUF电路的轻量化和集成化。
技术实现思路
本专利技术的专利技术目的在于：提供了一种基于仲裁器PUF的可靠性增强结构及增强方法，可以在不需要增加延时路径级数的前提下，增加CRPs的数量，以提高APUF的唯一性；并且通过创新APUF中延迟单元中的微观结构，提高APUF的可靠性。第一方面：一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。作为本申请一种可选的实施方式，所述第一三态反相器矩阵由m行n列三态反相器构成，每一行的三态反相器前后级联，每一列的三态反相器上下并联，其中，m和n均为大于一的自然数。作为本申请一种可选的实施方式，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接具体包括：所述稳定电路模块包括两个完全相同的第二三态反相器矩阵和一个控制逻辑模块，所述两个第二三态反相器矩阵相互并联，并将其中一个第二三态反相器矩阵定义为第一附加延迟单元，将另一个第二三态反相器矩阵定义为第二附加延迟单元，其中一个第二三态反相器矩阵的输入端与所述第一延迟路径的输出端连接，另一个第二三态反相器矩阵的输入端与所述第二延迟路径的输出端连接，所述第一附加延迟单元和所述第二附加延迟单元的输出端均与所述仲裁器的输入端连接，所述仲裁器的输出端与所述控制逻辑模块连接，所述控制逻辑模块的输出信号还作为一控制信号馈入所述第一附加延迟单元和所述第二附加延迟单元。作为本申请一种可选的实施方式，所述第一三态反相器矩阵中的所有三态反相器均采用电流饥饿型结构，所述第一附加延迟单元和所述第二附加延迟单元中的某一行为普通行，所述普通行由一行电流饥饿型反相器级联形成，剩下的所有行均是补偿行，所述补偿行由三态反相器级联形成。第二方面：一种基于仲裁器PUF的可靠性增强结构的增强方法，应用于第一方面所述的一种基于仲裁器PUF的可靠性增强结构，所述增强方法包括如下步骤：S1，外部电路为每一对延迟单元输入对应的配置信号，利用各延迟单元的配置信号，确保所述第一三态反相器矩阵中每列至少有一个配置位为一，使得输入的脉冲信号可以最终输出所述第一三态反相器矩阵；S2，外部电路输入激励信号C，所述激励信号C共有N个激励位，所述脉冲信号经过所述第一延迟路径和所述第二延迟路径后，分别输入到所述第一附加延迟单元和所述第二附加延迟单元，并通过所述控制逻辑模块输出的控制信号选通所述第一附加延迟单元和所述第二附加延迟单元中的补偿行，在输出响应尚未产生时，则控制逻辑模块输出的控制信号无效，使得所述第一附加延迟单元和所述第二附加延迟单元的所有补偿行的三态反相器都不选通，所述脉冲信号分别经过所述第一附加延迟单元和所述第二附加延迟单元中的普通行的反相器输出至仲裁器；S3，外部电路输入激励信号C0，所述仲裁器对所述第一附加延迟单元和所述第二附加延迟单元中的所述脉冲信号的先后顺序进行判决，在所述第一附加延迟单元中的所述脉冲信号先到达所述仲裁器的输入端，所述第二附加延迟单元中脉冲信号后达到所述仲裁器的输入端时，定义所述仲裁器的输出逻辑为一，否则所述仲裁器的输出逻辑为零，同时，定义此时所述仲裁器的输出响应位为R01；S4，在外部电路输入激励信号C0，且所述仲裁器的输出逻辑为一时，则该输出响应馈入至控制逻辑模块，所述控制逻辑输出的控制信号选通第二附加延迟单元中所有补偿行的三态反相器，第一附加延迟单元中所有补偿行的三态反相器仍然不选通；并读取所述仲裁器新的输出响应位R02，之后所述控制逻辑模块输出的控制信号变为无效；若所述仲裁器的输出逻辑为零，则该输出响应经过馈入至所述控制逻辑模块，所述控制逻辑输出的控制信号选通第一附加延迟单元中所有补偿行的三态反相器，第二附加延迟单元中所有补偿行的三态反相器仍然不选通，此时读取所述仲裁器新的输出响应位R02，之后所述控制本文档来自技高网...

【技术保护点】
1.一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，其特征在于，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。/n

【技术特征摘要】
1.一种基于仲裁器PUF的可靠性增强结构，包括与外部电路相连的仲裁器PUF电路，所述仲裁器PUF电路包括判决产生0/1响应的仲裁器模块和与所述仲裁器模块连接的第一延迟路径和第二延迟路径，所述第一延迟路径和第二延迟路径由N对延迟单元和N个开关单元逐级交互级联形成，其中，N为大于一的自然数，其特征在于，所述延迟单元包括两个完全相同的第一三态反相器矩阵，所述两个第一三态反相器矩阵相互并联，所述仲裁器模块包括仲裁器和稳定电路模块，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接。


2.根据权利要求1所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述第一三态反相器矩阵由m行n列三态反相器构成，每一行的三态反相器前后级联，每一列的三态反相器上下并联，其中，m和n均为大于一的自然数。


3.根据权利要求2所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述稳定电路模块分别与所述仲裁器、第一延迟路径和第二延迟路径连接具体包括：
所述稳定电路模块包括两个完全相同的第二三态反相器矩阵和一个控制逻辑模块，所述两个第二三态反相器矩阵相互并联，并将其中一个第二三态反相器矩阵定义为第一附加延迟单元，将另一个第二三态反相器矩阵定义为第二附加延迟单元，其中一个第二三态反相器矩阵的输入端与所述第一延迟路径的输出端连接，另一个第二三态反相器矩阵的输入端与所述第二延迟路径的输出端连接，所述第一附加延迟单元和所述第二附加延迟单元的输出端均与所述仲裁器的输入端连接，所述仲裁器的输出端与所述控制逻辑模块连接，所述控制逻辑模块的输出信号还作为一控制信号馈入所述第一附加延迟单元和所述第二附加延迟单元。


4.根据权利要求3所述的一种基于仲裁器PUF的可靠性增强结构，其特征在于，所述第一三态反相器矩阵中的所有三态反相器均采用电流饥饿型结构，所述第一附加延迟单元和所述第二附加延迟单元中的某一行为普通行，所述普通行由一行电流饥饿型反相器级联形成，剩下的所有行均是补偿行，所述补偿行由三态反相器级联形成。


5.一种基于仲裁器PUF的可靠性增强结构的增强方法，其特征在于，应用于权利要求4所述的一种基于仲裁器PUF的可靠性增强结构，所述增强方法包括如下步骤：
S1，外部电路为每一对延迟单元输入对应的配置信号，利...

【专利技术属性】
技术研发人员：张伟，刘俊杰，王耀，
申请(专利权)人：芯峰科技广州有限公司，
类型：发明
国别省市：广东;44