一种信号延时方法和装置制造方法及图纸

本申请公开了一种信号延时方法和装置。接收输入的数字信号，将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；输出所述延时后的数据。该方法和装置同时实现了信号的大范围和高精度延时。

【技术实现步骤摘要】
一种信号延时方法和装置
本申请涉及信号延时
，尤其涉及一种兼具大范围和高精度的数字延时方法本。
技术介绍
信号在系统传输中，有时需要对信号进行延时操作。最初常见的数字延时方法是采用数字计数器的方式进行延时操作，这种方法可以满足大范围延时的需求，但其精度受限于计数时钟周期。随着超大规模集成电路技术的高速发展，在雷达、通信等各个领域中，许多应用场合需要完成低于一个计数时钟周期的精确延时。能够满足上述需求的常见方案是在数字延时系统中发展出的基于数字锁相环技术的时钟移相式延时方法。这种方法延时精度高，但存在闭环环路锁定时间长、实时延时更新速度慢等缺点，同时无法满足大范围延时的需求。
技术实现思路
本申请提供了一种信号延时方法和装置，解决了大范围和高精度延时功能兼顾的问题。本申请一种信号延时方法，包括：接收输入的数字信号；将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；输出所述延时后的数据。本申请还提供了一种信号延时装置，其特征在于，包括输入模块、第一延时模块、第二延时模块和输出模块，输入模块，用于输入数字信号；第一延时模块，用于将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；第二延时模块，用于将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；输出模块，用于输出所述延时后的数据。本专利技术针对现代雷达、通信等领域对大范围高精度延时操作的需求，提出了一种基于大容量存储器和开环式新型高精度数字延时相结合的方法，根据第一延时量控制双口内存不同地址的读写操作，利用数据内插提高采样率，按照根据第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据。该方法和装置既获得了大范围延时，又提高了延时的精度。本申请的方案使用大范围延时操作和高精度数字延时操作相结合的方法，解决了传统方法无法两者兼顾的问题，同时极大地降低了延时系统的体积。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本专利技术提供的信号延时方法流程示意图；图2为本专利技术提供的双口内存延时操作示意图；图3为本专利技术提供的内插后抽头延时示意图；图4为本专利技术提供的信号延时装置的结构示意图；图5为本专利技术提供的第一延时模块和第二延时模块的组成框图；图6为本申请实施例的虚拟双口RAM的组成框图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。以下结合附图，详细说明本申请各实施例提供的技术方案。实施例1下面结合图1来说明本专利技术信号延时方法。步骤110：接收输入的数字信号；接收输入的数字信号，所述数字信号特性包括信号速率、数据位宽等信息。在接收输入的数字信号之前，还可以先将模拟信号转换成数字信号。模拟数字转换器ADC是常见的模数转换方法。步骤120：将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；进一步，所述第一延时量为双口内存读写时钟周期的正整数倍，写数地址与读数地址之差等于第一延时量。如图2所示，提供了双口内存延时操作示意图。将输入的数字信号数据进行写入操作，并实时记录写数地址WriteAddress(下面简称WA)。然后，令第一延时量为T，T是双口RAM读写时钟周期的整数倍，根据下面延时差值计算公式来实时计算读数地址ReadAddress(下面简称RA)，计算公式是：RA＝WA–T(1)可以看出，当写地址指向地址N时，读地址指向地址(N-T)，在经过时延T之后，读地址才指向地址N，读出的数据相对于写入的时刻而言完成了时延值为T的延时操作。例如，基于DDR3的存储器组具有极大的存储空间，可以实现很大范围的延时操作。基于双口内存具有极大的存储空间，上述方法可以实现很大范围的延时操作。经过该步骤，完成了精度为一个处理时钟周期、延时范围可达秒级以上的大范围延时操作。步骤130：将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；进一步，所述第二延时量为所述提高采样率后采样间隔的正整数倍。如图3所示，提供了提供的波形数据内插后抽头延时示意图。首先，将输入波形数据的采样率从2.5GHz内插到10GHz，这样波形数据的每个采样点间隔就达到了100ps，然后按这个间隔的正整数倍进行抽头延时。如设置设第二延时量T’是采样点间隔100ps的正整数倍，同时T’要小于步骤120中的双口内存读写时钟周期。进行抽头延时前，输入波形数据以D0为起始向后延续。抽头取第二个点D1，以D1为起始向后延续，新形成的波形数据比操作前的波形数据负向延时了一个采样间隔100ps，完成了精度100ps的延时操作。完成抽头延时后的波形再进行抽取操作，将采样率恢复至2.5GHz，得到延时后的数据。为实施本方法，通过本申请实施例的装置，完成大范围延时后，波形数据进入高精度数字延时模块。这个模块采用内插抽取法进行高精度延时，然后去向高速DAC完成数模转换，恢复成模拟波形输出。步骤140：输出所述延时后的数据。在所述输出所述延时后的数据后，将数据经转换成模拟信号。本实施例中，根据第一延时量控制双口内存不同地址的读写操作；利用数据内插提高采样率，按照根据第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据。该方法既获得了大范围延时，又提高了延时的精度。实施例2图4展示了一种信号延时的装置，包括输入模块410、第一延时模块420、第二延时模块430和输出模块440，具体如下：输入模块410，用于输入数字信号；进一步，在所述输入模块中，还有模数转换模块，用于将输入的模拟信号转换为数字信号并输出到双口内存模块。作为本申请的最佳实施例，所述输入模块使用高速ADC。待延时的信号进入高速ADC，高速ADC的工作频率高达2.5GHz，位宽为12bits，采用双通道交织采样的方式完成高速采集，通过高速DDR双沿触发式本文档来自技高网...

【技术保护点】
1.一种信号延时方法，其特征在于，包括：/n接收输入的数字信号；/n将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；/n将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；/n输出所述延时后的数据。/n

【技术特征摘要】
1.一种信号延时方法，其特征在于，包括：
接收输入的数字信号；
将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；
将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；
输出所述延时后的数据。


2.根据权利要求1所述的信号延时方法，其特征在于，所述第一延时量为双口内存读写时钟周期的正整数倍，写数地址与读数地址之差等于第一延时量。


3.根据权利要求1所述的信号延时方法，其特征在于，所述第二延时量为所述提高采样率后采样间隔的正整数倍。


4.根据权利要求1所述的信号延时方法，其特征在于，在所述接收输入的数字信号前，先将模拟信号转换成数字信号。


5.根据权利要求1所述的信号延时方法，其特征在于，在所述输出所述延时后的数据后，将数据经转换成模拟信号。


6.一种信号延时装置，其特征在于，包括输入模块、第一延时模块、第二延时模块和输出模块，
输入模块，用于输入数字信号；
第一延时模块，用于将所述数字信号写入双口内存，记录写数地址，按照...

【专利技术属性】
技术研发人员：胡斌，王尤翠，高希权，楚学胜，童琼，
申请(专利权)人：北京无线电计量测试研究所，
类型：发明
国别省市：北京;11