NOR型存储器元件及其制造方法技术

本发明专利技术提供一种NOR型存储器元件包含形成于半导体基材上的多条位线、多条第一隔离带、多条第二隔离带、形成于该等第一隔离带与该等第二隔离带之间的多个存储器单元、多条字线以及形成于该等第一隔离带与该等第二隔离带上方的接地层。半导体基材定义纵向方向、横向方向、多个沿该纵向方向的列以及多个沿横向方向的行。该等第一隔离带与该等第二隔离带沿纵向方向延伸。每一个存储器单元对应该等列中的一个列与该等行中的一个行。位于每一条第一隔离带的一侧的该等存储器单元与位于该条第一隔离带的另一侧的该等存储器单元为交错排列。

Nor type memory element and its manufacturing method

【技术实现步骤摘要】
NOR型存储器元件及其制造方法
本专利技术涉及一种NOR型存储器元件及制造该NOR型存储器元件的方法，尤其涉及一种包含多个垂直电流型态扇形场效晶体管(fan-shapedfieldeffecttransistor,FanFET)的NOR型存储器元件及制造该NOR型存储器元件的方法。
技术介绍
请参阅图1及图2，该等附图示意地描绘由美国专利案公开号第2019123060A1号所揭露的垂直电流型态扇形场效晶体管1。图1为垂直电流型态扇形场效晶体管1的外观视图。图2为图1中垂直电流型态扇形场效晶体管1沿A-A线的剖面视图。如图1及图2所示，现有技术的垂直电流型态扇形场效晶体管1的包含由半导体材料形成的柱体10、栅极介电层12以及栅极导体14。由半导体材料形成的柱体10沿半导体基材(未示出于图1及图2中)的横向方向T延伸。半导体基材并且定义如图1所示的法向方向N以及纵向方向L。由半导体材料形成的柱体10具有垂直半导体基材的横向方向T的基础侧面100、与基础侧面相对的锥形侧面101、平行横向方向T的顶面102、与顶面102相对的底面103、相邻基础侧面100与锥形侧面101的前侧面104以及与前侧面104相对的后侧面105。于由半导体材料形成的柱体10中，第一细长部份106夹在基础侧面100、前侧面104、顶面102以及后侧面105之间形成源极区域。第二细长部份107夹在基础侧面100、前侧面104、后侧面105以及底面103之间形成漏极区域。板状部份108位于基础侧面100上，并且位于第一细长部份106与第二细长部份107之间形成通道区域。由半导体材料形成的柱体10的其他部份形成本体区域。栅极介电层12形成以被覆由半导体材料形成的柱体10的基础侧面100。栅极导体14形成以被覆栅极介电层12。显见地，于垂直电流型态扇形场效晶体管1中，由半导体材料形成的柱体10沿半导体基材的横向方向T延伸，并且形成源极区域的第一细长部份106与形成漏极区域的第二细长部份107相对地排列于由半导体材料形成的柱体10内的上部与下部。为了实现较小的尺寸，现有技术的NOR型存储器元件利用各种垂直晶体管。以此种方式，通过使用堆叠在接地层下方或上方的垂直晶体管，NOR型存储器元件可以具有4F2的单元尺寸，其中F表示制程特征尺寸(亦即，最小微影特征尺寸)。然而，4F2的单元尺寸已经是这些现有技术的NOR型存储器元件的极限。
技术实现思路
因此，本专利技术所欲解决的一技术问题在于提供一种包含多个垂直电流型态扇形场效晶体管的NOR型存储器元件及制造该NOR型存储器元件的方法。特别地，根据本专利技术的NOR型存储器元件可以具有小于4F2的单元尺寸。根据本专利技术的第一较佳具体实施例的NOR型存储器元件包含半导体基材、多条位线、多条第一隔离带、多条第二隔离带、多条堆叠带、多个存储器单元、多条第一子位线、多条第二子位线、多条字线、多个接地通孔接触以及接地层。半导体基材定义纵向方向、横向方向、法向方向、多个沿半导体基材的纵向方向的列以及多个沿半导体基材的横向方向的行。多条位线形成于半导体基材上。每一条位线对应多个行中是一个行，并且沿对应的行延伸。多条第一隔离带形成于多条位线上，并且沿半导体基材的纵向方向延伸。每一条第一隔离带具有个别的第一纵向边缘以及个别的第二纵向边缘。多条第二隔离带形成于多条位线上，并且沿半导体基材的纵向方向延伸。每一条第二隔离带具有个别的第三纵向边缘以及个别的第四纵向边缘。多条第一隔离带以及多条第二隔离带交替排列。多条堆叠带由形成于多条位线上的第一半导体层、形成于第一半导体层上的第一绝缘层以及形成于第一绝缘层上的第二半导体层所构成。每一条堆叠带对应多条第一隔离带中的一条第一隔离带与多条第二隔离带中的一条第二隔离带，并且位于对应的第一隔离带与对应的第二隔离带之间。每一条堆叠带具有多个凹陷。多个凹陷形成于第一绝缘层处，并且面向其对应的第二隔离带的第三纵向边缘或第四纵向边缘。位于每一条第一隔离带的一侧的该等凹陷与位于该条第一隔离带的另一侧的该等凹陷交错排列。每一个凹陷对应多个列中的一个列与多个行中的一个行。每一个存储器单元对应该等凹陷中的一个凹陷，并且包含由半导体材料形成的柱体。每一个柱体配合对应的凹陷，并且沿半导体基材的横向方向延伸。每一个柱体具有个别的平行半导体基材的法向方向的基础侧面、个别的与基础侧面相对的锥形侧面、个别的垂直半导体基材的法向方向的第一顶面、个别的与第一顶面相对的底面、个别的相邻基础侧面与锥形侧面的前侧面以及个别的与前侧面相对的后侧面。在每一个由半导体材料形成的柱体中，个别的第一细长部份夹在第一顶面、基础侧面、前侧面以及后侧面之间形成个别的源极区域。个别的第二细长部份夹在底面、基础侧面、前侧面以及后侧面之间形成个别的漏极区域。个别的板状部份位于基础侧面上且位于第一细长部份与第二细长部份之间形成个别的通道区域。该个柱体的其他部份形成个别的本体区域。每一个存储器单元并且包含个别的被覆对应的由半导体材料形成的柱体的基础侧面的栅极氧化物(亦即，穿隧氧化物)/栅极介电多层结构以及个别的被覆栅极氧化物/栅极介电多层结构的栅极导体。每一条第一子位线形成于第一半导体层处，并且对应多个存储器单元中的一个存储器单元以及多条位线中的一条位线。每一条第一子位线连接于对应的存储器单元的漏极区域与对应的位线之间。每一条第二子位线形成于第二半导体层处，并且对应多个存储器单元中的一个存储器单元。每一条第二子位线连接对应的存储器单元的源极区域。每一条字线对应多个列中的一个列，并且连接沿着对应的列排列的该等栅极导体。根据本专利技术的第一较佳具体实施例的NOR型存储器元件还包含第二绝缘层。第二绝缘层形成于第二半导体层、多条第一隔离带以及多条第二隔离带上。每一个接地通孔接触对应多条第二子位线中的一条第二子位线，并且形成以贯穿第二绝缘层进而连接对应的第二子位线。接地层形成于第二绝缘层进而连接所有接地通孔接触。于一具体实施例中，由半导体材料形成的柱体的基础侧面可以是平面、凸面或凹面等。于一具体实施例中，于每一个存储器单元中，由半导体材料形成的柱体的第一顶面、栅极氧化物/栅极介电多层结构的第二顶面以及栅极导体的第三顶面所组成的组合面可以呈现半椭圆形、半圆形、三角形、拇指形或梯形等形状。理论上，根据本专利技术的第一较佳具体实施例的NOR型存储器元件的单元尺寸等于制程特征尺寸平方的3.5倍。进一步，根据本专利技术的第一较佳具体实施例的NOR型存储器元件还包含第三绝缘层以及多条连接线。第三绝缘层形成以被覆半导体基材以及多条位线，并且形成于多条第一隔离带、多条第二隔离带与多条位线之间。每一条连接线对应多条第一子位线中的一条第一子位线以及多条位线中的一条位线，并且形成以贯穿第三绝缘层进而连接于对应的第一子位线与对应的位线之间。根据本专利技术的第二较佳具体实施例的制造NOR型存储器元件的方法，首先，于半导体基材上，形成多条位线。半导体基材定义纵向方向、横向方向、法向方向、多个沿纵向方向的列以及多个沿横向方向的行。每一条位线对应多个行中的一个行，并且沿对应本文档来自技高网...

【技术保护点】
1.一种NOR型存储器元件，包含：/n半导体基材，定义纵向方向、横向方向、法向方向、多个沿所述纵向方向的列以及多个沿所述横向方向的行；/n多条位线，形成于所述半导体基材上，每一条位线对应所述多个行中的一个行并且沿所述对应的行延伸；/n多条第一隔离带，形成于所述多条位线上并且沿所述纵向方向延伸，每一条第一隔离带具有个别的第一纵向边缘以及个别的第二纵向边缘；/n多条第二隔离带，形成于所述多条位线上并且沿所述纵向方向延伸，每一条第二隔离带具有个别的第三纵向边缘以及个别的第四纵向边缘，所述多条第一隔离带以及所述多条第二隔离带交替排列；/n多条堆叠带，由形成于所述多条位线上的第一半导体层、形成于所述第一半导体层上的第一绝缘层以及形成于所述第一绝缘层上的第二半导体层所构成，每一条堆叠带对应所述多条第一隔离带中的一条第一隔离带与所述多条第二隔离带中的一条第二隔离带，且位于所述对应的第一隔离带与所述对应的第二隔离带之间，其中每一条堆叠带具有多个凹陷，所述多个凹陷形成于所述第一绝缘层处并且面向其对应的第二隔离带的所述第三纵向边缘或所述第四纵向边缘，位于每一条第一隔离带的一侧的所述凹陷与位于所述条第一隔离带的另一侧的所述凹陷交错排列，每一个凹陷对应所述多个列中的一个列与所述多个行中的一个行；/n多个存储器单元，每一个存储器单元对应所述凹陷中的一个凹陷并且包含一由半导体材料形成的柱体，每一个柱体配合所述对应的凹陷且沿所述横向方向延伸，每一个柱体具有个别的平行所述法向方向的基础侧面、个别的与所述基础侧面相对的锥形侧面、个别的垂直所述法向方向的第一顶面、个别的与所述第一顶面相对的底面、个别的相邻所述基础侧面与所述锥形侧面的前侧面以及一个别的与所述前侧面相对的后侧面，在每一个柱体中，个别的第一细长部份夹在所述第一顶面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的源极区域，个别的第二细长部份夹在所述底面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的漏极区域，个别的板状部份位于所述基础侧面上且位于所述第一细长部份与所述第二细长部份之间形成一个别的通道区域，所述柱体的其他部份形成个别的本体区域，每一个存储器单元并且包含个别的被覆所述对应的由所述半导体材料形成的所述柱体的所述基础侧面的栅极氧化物/栅极介电多层结构以及个别的被覆所述栅极氧化物/栅极介电多层结构的栅极导体；/n多条第一子位线，每一条第一子位线形成于所述第一半导体层处，每一条第一子位线对应所述多个存储器单元中的一个存储器单元以及所述多条位线中的一条位线且连接于所述对应的存储器单元的所述漏极区域与所述对应的位线之间；/n多条第二子位线，每一条第二子位线形成于所述第二半导体层处，每一条第二子位线对应所述多个存储器单元中的一个存储器单元且连接所述对应的存储器单元的所述源极区域；/n多条字线，每一条字线对应所述多个列中的一个列并且连接沿着所述对应的列排列的所述栅极导体；/n第二绝缘层，形成于所述第二半导体层、所述多条第一隔离带以及所述多条第二隔离带上；/n多个接地通孔接触，每一个接地通孔接触对应所述多条第二子位线中的一条第二子位线并且形成以贯穿所述第二绝缘层进而连接所述对应的第二子位线；以及/n接地层，形成于所述第二绝缘层上进而连接所述多个接地通孔接触的所有接地通孔接触。/n...

【技术特征摘要】
20190424 US 62/837,8901.一种NOR型存储器元件，包含：
半导体基材，定义纵向方向、横向方向、法向方向、多个沿所述纵向方向的列以及多个沿所述横向方向的行；
多条位线，形成于所述半导体基材上，每一条位线对应所述多个行中的一个行并且沿所述对应的行延伸；
多条第一隔离带，形成于所述多条位线上并且沿所述纵向方向延伸，每一条第一隔离带具有个别的第一纵向边缘以及个别的第二纵向边缘；
多条第二隔离带，形成于所述多条位线上并且沿所述纵向方向延伸，每一条第二隔离带具有个别的第三纵向边缘以及个别的第四纵向边缘，所述多条第一隔离带以及所述多条第二隔离带交替排列；
多条堆叠带，由形成于所述多条位线上的第一半导体层、形成于所述第一半导体层上的第一绝缘层以及形成于所述第一绝缘层上的第二半导体层所构成，每一条堆叠带对应所述多条第一隔离带中的一条第一隔离带与所述多条第二隔离带中的一条第二隔离带，且位于所述对应的第一隔离带与所述对应的第二隔离带之间，其中每一条堆叠带具有多个凹陷，所述多个凹陷形成于所述第一绝缘层处并且面向其对应的第二隔离带的所述第三纵向边缘或所述第四纵向边缘，位于每一条第一隔离带的一侧的所述凹陷与位于所述条第一隔离带的另一侧的所述凹陷交错排列，每一个凹陷对应所述多个列中的一个列与所述多个行中的一个行；
多个存储器单元，每一个存储器单元对应所述凹陷中的一个凹陷并且包含一由半导体材料形成的柱体，每一个柱体配合所述对应的凹陷且沿所述横向方向延伸，每一个柱体具有个别的平行所述法向方向的基础侧面、个别的与所述基础侧面相对的锥形侧面、个别的垂直所述法向方向的第一顶面、个别的与所述第一顶面相对的底面、个别的相邻所述基础侧面与所述锥形侧面的前侧面以及一个别的与所述前侧面相对的后侧面，在每一个柱体中，个别的第一细长部份夹在所述第一顶面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的源极区域，个别的第二细长部份夹在所述底面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的漏极区域，个别的板状部份位于所述基础侧面上且位于所述第一细长部份与所述第二细长部份之间形成一个别的通道区域，所述柱体的其他部份形成个别的本体区域，每一个存储器单元并且包含个别的被覆所述对应的由所述半导体材料形成的所述柱体的所述基础侧面的栅极氧化物/栅极介电多层结构以及个别的被覆所述栅极氧化物/栅极介电多层结构的栅极导体；
多条第一子位线，每一条第一子位线形成于所述第一半导体层处，每一条第一子位线对应所述多个存储器单元中的一个存储器单元以及所述多条位线中的一条位线且连接于所述对应的存储器单元的所述漏极区域与所述对应的位线之间；
多条第二子位线，每一条第二子位线形成于所述第二半导体层处，每一条第二子位线对应所述多个存储器单元中的一个存储器单元且连接所述对应的存储器单元的所述源极区域；
多条字线，每一条字线对应所述多个列中的一个列并且连接沿着所述对应的列排列的所述栅极导体；
第二绝缘层，形成于所述第二半导体层、所述多条第一隔离带以及所述多条第二隔离带上；
多个接地通孔接触，每一个接地通孔接触对应所述多条第二子位线中的一条第二子位线并且形成以贯穿所述第二绝缘层进而连接所述对应的第二子位线；以及
接地层，形成于所述第二绝缘层上进而连接所述多个接地通孔接触的所有接地通孔接触。


2.根据权利要求1所述的NOR型存储器元件，其中每一个基础侧面为一平面、一凸面或一凹面，于每一个存储器单元中，由所述半导体材料形成的所述柱体的所述第一顶面、所述栅极氧化物/栅极介电多层结构的第二顶面以及所述栅极导体的第三顶面所组成的一组合面呈现选自由一半椭圆形、一半圆形、一三角形、一拇指形以及一梯形所组成的群组中的其一。


3.根据权利要求1所述的NOR型存储器元件，其中所述NOR型存储器元件的一单元尺寸等于一制程特征尺寸平方的3.5倍。


4.根据权利要求1所述的NOR型存储器元件，进一步包含：
第三绝缘层，形成以被覆所述半导体基材以及所述多条位线；以及
多条连接线，每一条连接线对应所述多条第一子位线中的一条第一子位线以及所述多条位线中的一条位线并且形成以贯穿所述第三绝缘层进而连接于所述对应的第一子位线与所述对应的位线之间。


5.一种NOR型存储器元件，包含：
半导体基材，定义纵向方向、横向方向、法向方向、多个沿所述纵向方向的列以及多个沿所述横向方向的行；
接地层，形成于所述半导体基材上；
多条第一隔离带，形成于所述接地层上并且沿所述纵向方向延伸，每一条第一隔离带具有个别的第一纵向边缘以及个别的第二纵向边缘；
多条第二隔离带，形成于所述接地层上并且沿所述纵向方向延伸，每一条第二隔离带具有个别的第三纵向边缘以及个别的第四纵向边缘，所述多条第一隔离带以及所述多条第二隔离带为交替排列；
多条堆叠带，由形成于所述接地层上的第一半导体层、形成于所述第一半导体层上的第一绝缘层以及形成于所述第一绝缘层上的第二半导体层所构成，每一条堆叠带对应所述多条第一隔离带中的一条第一隔离带与所述多条第二隔离带中的一条第二隔离带，且位于所述对应的第一隔离带与所述对应的第二隔离带之间，其中每一条堆叠带具有多个凹陷，所述多个凹陷形成于所述第一绝缘层处并且面向其对应的第二隔离带的所述第三纵向边缘或所述第四纵向边缘，位于每一条第一隔离带的一侧的所述凹陷与位于所述条第一隔离带的另一侧的所述凹陷交错排列，每一个凹陷对应所述多个列中的一个列与所述多个行中的一个行；
多个存储器单元，每一个存储器单元对应所述凹陷中的一个凹陷并且包含由一半导体材料形成的柱体，每一个柱体配合所述对应的凹陷且沿所述横向方向延伸，每一个柱体具有个别的平行所述法向方向的基础侧面、个别的与所述基础侧面相对的锥形侧面、个别的垂直所述法向方向的第一顶面、个别的与所述第一顶面相对的底面、个别的相邻所述基础侧面与所述锥形侧面的前侧面以及一个别的与所述前侧面相对的后侧面，在每一个柱体中，个别的第一细长部份夹在所述第一顶面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的漏极区域，个别的第二细长部份夹在所述底面、所述基础侧面、所述前侧面以及所述后侧面之间形成个别的源极区域，个别的板状部份位于所述基础侧面上且位于所述第一细长部份与所述第二细长部份之间形成个别的通道区域，所述柱体的其他部份形成个别的本体区域，每一个存储器单元并且包含个别的被覆所述对应的由所述半导体材料形成的所述柱体的所述基础侧面的栅极氧化物/栅极介电多层结构以及个别的被覆所述栅极氧化物/栅极介电多层结构的栅极导体；
多条第一子位线，每一条第一子位线形成于所述第一半导体层处，每一条第一子位线对应所述多个存储器单元中的一个存储器单元且连接于所述对应的存储器单元的所述源极区域与所述接地层之间；
多条第二子位线，每一条第二子位线形成于所述第二半导体层处，每一条第二子位线对应所述多个存储器单元中的一个存储器单元且连接所述对应的存储器单元的所述漏极区域；
多条字线，每一条字线对应所述多个列中的一个列并且连接沿着所述对应的列排列的所述栅极导体；
第二绝缘层，形成于所述第二半导体层、所述多条第一隔离带以及所述多条第二隔离带上；
多个位线通孔接触，每一个位线通孔接触对应所述多条第二子位线中的一条第二子位线并且形成以贯穿所述第二绝缘层进而连接所述对应的第二子位线；以及
多条位线，形成于所述第二绝缘层上，每一条位线对应所述多个行中的一个行，每一条位线沿所述对应的行延伸并且连接沿着所述对应的行排列的所述位线通孔接触。


6.根据权利要求5所述的NOR型存储器元件，其中每一个基础侧面一平面、一凸面或一凹面，于每一个存储器单元中，由所述半导体材料形成的所述柱体的所述第一顶面、所述栅极氧化物/栅极介电多层结构的第二顶面以及所述栅极导体的第三顶面所组成的一组合面呈现选自由一半椭圆形、一半圆形、一三角形、一拇指形以及一梯形所组成的群组中的其一。


7.根据权利要求5所述的NOR型存储器元件，其中所述NOR型存储器元件的单元尺寸等于制程特征尺寸平方的3.5倍。


8.根据权利要求5所述的NOR型存储器元件，进一步包含：
第三绝缘层，形成以被覆所述接地层且形成于所述多条第一隔离带中、所述多条第二隔离带与所述接地层之间；以及
多条连接线，每一条连接线对应所述多条第一子位线中的一条第一子位线并且形成以贯穿所述第三绝缘层进而连接于所述对应的第一子位线与所述接地层之间。


9.一种制造一NOR型存储器元件方法，包含下列步骤：
(a)于半导体基材上，形成多条位线，其中所述半导体基材定义纵向方向、横向方向、法向方向、多个沿所述纵向方向的列以及多个沿所述横向方向的行，每一条位线对应所述多个行中的一个行并且沿所述对应的行延伸；
(b)于所述多条位线上，形成第一半导体层；
(c)于所述第一半导体层上，形成第一绝缘层；
(d)于所述第一绝缘层上，形成第二半导体层；
(e)形成多条平行所述纵向方向的第一沟槽，所述多条第一沟槽贯穿所述第一半导体层、所述第一绝缘层以及所述第二半导体层，其中每一条第一沟槽具有个别的第一纵向侧壁、个别的第二纵向侧壁以及多个向内突出的突出体，位于所述第一纵向侧壁上的所述突出体与位于所述第二纵向侧壁上的所述突出体交错排列；
(f)形成多条第一隔离带，每一条第一隔离带填充于所述多条第一沟槽中的一条第一沟槽，致使多条堆叠带与所述多条第一隔离带交替排列，所述多条堆叠带由所述第一半导体层、所述第一绝缘层以及所述第二半导体层所构成；
(g)形成多条平行所述纵向方向的第二沟槽，其中每一条第二沟槽形成于所述堆叠带中的一条堆叠带的一部份上且...

【专利技术属性】
技术研发人员：王振志，何立玮，
申请(专利权)人：王振志，何立玮，
类型：发明
国别省市：中国台湾;71