晶体管、包含该晶体管的三维存储器元件及其制造方法技术

本发明专利技术提供一种晶体管、包含该晶体管的三维存储器元件及制造该存储器元件的方法。本发明专利技术的晶体管包含由半导体材料形成且沿半导体基材的法向方向延伸的柱体、栅极介电层以及栅极导体。柱体包含具有平行法向方向的基础侧面、与基础侧面相对的锥形侧面、顶面、底面、前侧面以及后侧面。于柱体中，第一细长部分夹在基础侧面、前侧面、底面以及顶面之间形成源极区域。第二细长部分夹在基础侧面、后侧面、底面以及顶面之间形成漏极区域。板状部分位于基础侧面上且位于第一细长部分与第二细长部分之间形成通道区域。柱体的其他部分形成本体区域。

【技术实现步骤摘要】
晶体管、包含该晶体管的三维存储器元件及其制造方法
本专利技术涉及一种晶体管、包含该晶体管的三维存储器元件及制造该存储器元件的方法，尤其涉及一种新颖的晶体管、包含该晶体管的三维存储器元件及制造该存储器元件的方法。
技术介绍
请参阅图1及图2，该等附图示意地描绘由美国专利案公开号第2019123060A1号所揭示的垂直电流型态扇形场效晶体管(fan-shapedfieldeffecttransistor,FanFET)1。图1是垂直电流型态扇形场效晶体管1的外观视图。图2是图1中垂直电流型态扇形场效晶体管1沿A-A线的剖面视图。如图1及图2所示，现有技术的垂直电流型态扇形场效晶体管1的包含由半导体材料形成的柱体10、栅极介电层12以及栅极导体14。由半导体材料形成的柱体10是沿半导体基材(未示出于图1及图2中)的横向方向T延伸。半导体基材并且定义如图1所示的法向方向N以及纵向方向L。由半导体材料形成的柱体10具有垂直半导体基材的横向方向T的基础侧面100、与基础侧面相对的锥形侧面101、平行横向方向T的顶面102、与顶面102相对的底面103、相邻基础侧面100与锥形侧面101的前侧面104以及与前侧面104相对的后侧面105。于由半导体材料形成的柱体10中，第一细长部分106夹在基础侧面100、前侧面104、顶面102以及后侧面105之间形成源极区域。第二细长部分107夹在基础侧面100、前侧面104、后侧面105以及底面103之间形成漏极区域。板状部分108位于基础侧面100上，并且位于第一细长部分106与第二细长部分107之间形成通道区域。由半导体材料形成的柱体10的其他部分形成本体区域。栅极介电层12形成以被覆由半导体材料形成的柱体10的基础侧面100。栅极导体14形成以被覆栅极介电层12。显见地，于垂直电流型态扇形场效晶体管1中，由半导体材料形成的柱体10沿半导体基材的横向方向T延伸，并且形成源极区域的第一细长部分106与形成漏极区域的第二细长部分107相对地排列于由半导体材料形成的柱体10内的上部与下部。并且，图样由美国专利案公开号第2019123060A1号所揭示且由该垂直电流型态扇形场效晶体管1所构成的三维存储器元件可以提升其单元密度。但是，于由该垂直电流型态扇形场效晶体管1所构成的三维存储器元件内，电流沿垂直方向流动。然而，需要沿水平方向流动电流的三维存储器元件无法采用垂直电流型态扇形场效晶体管。
技术实现思路
因此，本专利技术所欲解决的一技术问题在于提供一种新颖的晶体管、包含该晶体管的三维存储器元件及制造该存储器元件的方法。特别地，根据本专利技术的晶体管有别于现有技术的垂直型态扇形场效晶体管，根据本专利技术的晶体管水平电流型态扇形场效晶体管。根据本专利技术的一较佳实施例的晶体管(于本专利说明书中亦称为“水平电流型态场效晶体管”)包含由半导体材料形成的柱体、栅极介电层以及栅极导体。由半导体材料形成的柱体沿半导体基材的法向方向延伸。由半导体材料形成的柱体具有平行半导体基材的法向方向的基础侧面、与基础侧面相对的锥形侧面、垂直法向方向的第一顶面、与第一顶面相对的底面、相邻基础侧面与锥形侧面的前侧面以及与前侧面相对的后侧面。于由半导体材料形成的柱体中，第一细长部分夹在基础侧面、前侧面、底面以及第一顶面之间形成源极区域。第二细长部分夹在基础侧面、后侧面、底面以及第一顶面之间形成漏极区域。板状部分位于基础侧面上，并且位于第一细长部分与第二细长部分之间形成通道区域。由半导体材料形成的柱体的其他部分形成本体区域。栅极介电层形成以被覆由半导体材料形成的柱体的基础侧面。栅极导体形成以被覆栅极介电层。于一具体实施例中，由半导体材料形成的柱体的基础侧面可以是平面、凸面或凹面等。于一具体实施例中，由半导体材料形成的柱体的第一顶面、栅极介电层的第二顶面以及栅极导体的第三顶面所组成的组合面可以呈现半椭圆形、半圆形、三角形、拇指形或梯形等形状。根据本专利技术的一较佳实施例的三维存储器元件包含多层彼此隔离的存储器单元层以及多条选择栅极线导体。多层彼此隔离的存储器单元层形成于半导体基材上。半导体基材定义法向方向以及纵向方向。每一层存储器单元层定义多个列以及多个行。每一层存储器单元层包含多条第一隔离带、多条第二隔离带、多个第一选择晶体管、多个第二选择晶体管、多个存储器单元、多条位线导体以及多条字线导体。多条第一隔离带沿半导体基材的纵向方向延伸。多条第二隔离带沿半导体基材的纵向方向延伸。该等第一隔离带以及该等第二隔离带交替排列。每一条第一隔离带具有各自的第一纵向边缘以及各自的第二纵向边缘。每一条第二隔离带具有各自的第三纵向边缘以及各自的第四纵向边缘。多个凹陷形成于该等第一隔离带与该等第二隔离带之间，并且面向该等第二隔离带的该等第三纵向边缘或该等第四纵向边缘。位于每一条第一隔离带的一侧的该等凹陷与位于该条第一隔离带的另一侧的该等凹陷交错排列。每一个凹陷对应该等列中的一个列与该等行中的一个行。多个第一选择晶体管排列于该等行中至少两个第一末端行上。多个第二选择晶体管排列于该等行中至少两个第二末端行上。多个存储器单元排列于该等第一选择晶体管与该等第二选择晶体管之间。每一个第一选择晶体管、每一个第二选择晶体管与每一个存储器单元对应该等凹陷中的一个凹陷，并且包含由半导体材料形成的柱体。每一个由半导体材料形成的柱体配合对应的凹陷，并且沿半导体基材的法向方向延伸。每一个由半导体材料形成的柱体具有各自的平行半导体基材的法向方向的基础侧面、各自的与基础侧面相对的锥形侧面、各自的垂直半导体基材的法向方向的第一顶面、各自的与第一顶面相对的底面、各自的相邻基础侧面与锥形侧面的前侧面以及各自的与前侧面相对的后侧面。在每一个由半导体材料形成的柱体中，各自的第一细长部分夹在基础侧面、前侧面、底面以及第一顶面之间形成各自的源极区域。各自的第二细长部分夹在基础侧面、后侧面、底面以及第一顶面之间形成各自的漏极区域。各自的板状部分位于基础侧面上且位于第一细长部分与第二细长部分之间形成各自的通道区域。该个由半导体材料形成的柱体的其他部分形成各自的本体区域。每一个第一选择晶体管以及每一个第二选择晶体管并且包含各自的被覆对应的由半导体材料形成的柱体的基础侧面的第一栅极氧化物薄膜、各自的被覆第一栅极氧化物薄膜的第二栅极氧化物薄膜以及各自的被覆第二栅极氧化物薄膜的选择栅极导体。每一个存储器单元并且包含各自的被覆对应的由半导体材料形成的柱体的第二栅极氧化物薄膜、各自的被覆第二栅极氧化物薄膜的栅极介电多层膜以及各自的被覆栅极介电多层膜的存储器栅极导体。每一条字线导体以及每一条选择栅极线导体嵌入相邻的第二隔离带。每一条位线导体对应该等列中的一个列，并且连接沿着对应的列排列的该等第一选择晶体管的该等柱体、该等第二选择晶体管的该等柱体以及该等存储器单元的该等柱体。多条字线导体沿半导体基材的法向方向延伸。每一条字线导体连接该等彼此隔离的存储器单元层的该等存储器单元的该等垂直对齐的存储器栅极导体。多条选择栅极线导体沿半导体基材的法向方向延伸。每一条选择栅极线导体连接该等彼此隔离本文档来自技高网...

【技术保护点】
1.一种晶体管，包含：/n由半导体材料形成的柱体，所述柱体沿半导体基材的法向方向延伸，所述柱体具有平行所述法向方向的基础侧面、与所述基础侧面相对的锥形侧面、垂直所述法向方向的第一顶面、与所述第一顶面相对的底面、相邻所述基础侧面与所述锥形侧面的前侧面以及与所述前侧面相对的后侧面，于所述柱体中，第一细长部分夹在所述基础侧面、所述前侧面、所述底面以及所述第一顶面之间形成源极区域，第二细长部分夹在所述基础侧面、所述后侧面、所述底面以及所述第一顶面之间形成漏极区域，板状部分位于所述基础侧面上且位于所述第一细长部分与所述第二细长部分之间形成通道区域，所述柱体的其他部分形成本体区域；/n栅极介电层，形成以被覆所述柱体的所述基础侧面；以及/n栅极导体，形成以被覆所述栅极介电层。/n

【技术特征摘要】
20190227 US 62/811,2571.一种晶体管，包含：
由半导体材料形成的柱体，所述柱体沿半导体基材的法向方向延伸，所述柱体具有平行所述法向方向的基础侧面、与所述基础侧面相对的锥形侧面、垂直所述法向方向的第一顶面、与所述第一顶面相对的底面、相邻所述基础侧面与所述锥形侧面的前侧面以及与所述前侧面相对的后侧面，于所述柱体中，第一细长部分夹在所述基础侧面、所述前侧面、所述底面以及所述第一顶面之间形成源极区域，第二细长部分夹在所述基础侧面、所述后侧面、所述底面以及所述第一顶面之间形成漏极区域，板状部分位于所述基础侧面上且位于所述第一细长部分与所述第二细长部分之间形成通道区域，所述柱体的其他部分形成本体区域；
栅极介电层，形成以被覆所述柱体的所述基础侧面；以及
栅极导体，形成以被覆所述栅极介电层。


2.根据权利要求1所述的晶体管，其中所述基础侧面为平面、凸面或凹面。


3.根据权利要求2所述的晶体管，其中由所述柱体的所述第一顶面、所述栅极介电层的第二顶面以及所述栅极导体的第三顶面所组成的组合面呈现选自由半椭圆形、半圆形、三角形、拇指形以及梯形所组成的群组中的其一。


4.一种三维存储器元件，包含：
多层彼此隔离的存储器单元层，形成于半导体基材上，所述半导体基材定义法向方向以及纵向方向，每一层存储器单元层定义多个列以及多个行，并且包含：
多条第一隔离带，沿所述纵向方向延伸；
多条第二隔离带，沿所述纵向方向延伸，所述多条第一隔离带以及所述多条第二隔离带交替排列，每一条第一隔离带具有各自的第一纵向边缘以及各自的第二纵向边缘，每一条第二隔离带具有各自的第三纵向边缘以及各自的第四纵向边缘，其中多个凹陷形成于所述多条第一隔离带与所述多条第二隔离带之间并且面向所述多条第二隔离带的所述多个第三纵向边缘或所述多个第四纵向边缘，位于每一条第一隔离带的一侧的所述多个凹陷与位于该条第一隔离带的另一侧的所述多个凹陷交错排列，每一个凹陷对应所述多个列中的一个列与所述多个行中的一个行；
多个第一选择晶体管，排列于所述多个行中至少两个第一末端行上；
多个第二选择晶体管，排列于所述多个行中至少两个第二末端行上；
多个存储器单元，排列于所述多个第一选择晶体管与所述多个第二选择晶体管之间，每一个第一选择晶体管、每一个第二选择晶体管与每一个存储器单元对应所述多个凹陷中的一个凹陷并且包含由半导体材料形成的柱体，每一个柱体配合所述对应的凹陷且沿所述法向方向延伸，每一个柱体具有各自的平行所述法向方向的基础侧面、各自的与所述基础侧面相对的锥形侧面、各自的垂直所述法向方向的第一顶面、各自的与所述第一顶面相对的底面、各自的相邻所述基础侧面与所述锥形侧面的前侧面以及各自的与所述前侧面相对的后侧面，在每一个柱体中，各自的第一细长部分夹在所述基础侧面、所述前侧面、所述底面以及所述第一顶面之间形成各自的源极区域，各自的第二细长部分夹在所述基础侧面、所述后侧面、所述底面以及所述第一顶面之间形成各自的漏极区域，各自的板状部分位于所述基础侧面上且位于所述第一细长部分与所述第二细长部分之间形成各自的通道区域，该个柱体的其他部分形成各自的本体区域，每一个第一选择晶体管以及每一个第二选择晶体管并且包含各自的被覆所述对应的柱体的所述基础侧面的第一栅极氧化物薄膜、各自的被覆所述第一栅极氧化物薄膜的第二栅极氧化物薄膜以及各自的被覆所述第二栅极氧化物薄膜的选择栅极导体，每一个存储器单元并且包含所述各自的被覆所述对应的柱体的第二栅极氧化物薄膜、各自的被覆所述第二栅极氧化物薄膜的栅极介电多层膜以及各自的被覆所述栅极介电多层膜的存储器栅极导体，每一条字线导体以及每一条选择栅极线导体嵌入所述相邻的第二隔离带；
多条位线导体，每一条位线导体对应所述多个列中的一个列并且连接沿着所述对应的列排列的所述多个第一选择晶体管的所述多个柱体、所述多个第二选择晶体管的所述多个柱体以及所述多个存储器单元的所述多个柱体；以及
多条字线导体，沿所述法向方向延伸，每一条字线导体连接所述多层彼此隔离的存储器单元层的所述多个存储器单元的所述多个垂直对齐的存储器栅极导体；以及
多条选择栅极线导体，沿所述法向方向延伸，每一条选择栅极线导体连接所述多层彼此隔离的存储器单元层的所述多个第一选择晶体管的所述多个垂直对齐的选择栅极导体或所述多个第二选择晶体管的所述多个垂直对齐的选择栅极导体。


5.根据权利要求4所述的三维存储器元件，其中每一个基础侧面为平面、凸面或凹面。


6.根据权利要求5所述的三维存储器元件，其中于每一个存储器单元中，由所述柱体的所述第一顶面、所述第二栅极氧化物薄膜的第二顶面、所述栅极介电多层膜的第三顶面以及所述存储器栅极导体的第四顶面所组成的组合面呈现选自由半椭圆形、半圆形、三角形、拇指形以及梯形所组成的群组中的其一。


7.根据权利要求6所述的三维存储器元件，...

【专利技术属性】
技术研发人员：王振志，何立玮，王宇扬，
申请(专利权)人：王振志，
类型：发明
国别省市：中国台湾;71