半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供第一鳍部以及第一鳍部之间的第一凹槽、第二鳍部以及第二鳍部之间的第二凹槽，第二凹槽底面高于第一凹槽底面；在衬底上形成覆盖第一鳍部部分侧壁的第一隔离层，且第一隔离层的顶面低于第二凹槽的底面；对第一隔离层以及第二凹槽底面掺杂离子，分别在第一鳍部中和第二鳍部中形成防穿通区；形成防穿通区后，形成横跨第一鳍部和第二鳍部的栅极结构；在栅极结构两侧的第一鳍部和第二鳍部中形成源漏掺杂区，且掺杂离子类型与防穿通区中的掺杂离子类型不同。本发明专利技术实施例根据不同器件的沟道区的位置，在同一步骤中形成不同高度位置的防穿通区，以满足器件多样化的需要，且防穿通区的形成位置易于控制。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底和位于所述衬底上的鳍部，所述基底包括第一区域和第二区域；位于所述第一区域的鳍部为第一鳍部，所述第一鳍部之间的区域为第一凹槽；位于所述第二区域的鳍部为第二鳍部，所述第二鳍部之间的区域为第二凹槽，所述第二凹槽底面高于所述第一凹槽底面；/n在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部的部分侧壁，且所述第一隔离层的顶面低于所述第二凹槽的底面；/n形成所述第一隔离层后，对所述第一区域的所述第一隔离层以及所述第二凹槽底面掺杂离子，分别在所述第一鳍部中和第二鳍部中形成防穿通区；/n形成所述防穿通区后，形成横跨所述第一...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和位于所述衬底上的鳍部，所述基底包括第一区域和第二区域；位于所述第一区域的鳍部为第一鳍部，所述第一鳍部之间的区域为第一凹槽；位于所述第二区域的鳍部为第二鳍部，所述第二鳍部之间的区域为第二凹槽，所述第二凹槽底面高于所述第一凹槽底面；
在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部的部分侧壁，且所述第一隔离层的顶面低于所述第二凹槽的底面；
形成所述第一隔离层后，对所述第一区域的所述第一隔离层以及所述第二凹槽底面掺杂离子，分别在所述第一鳍部中和第二鳍部中形成防穿通区；
形成所述防穿通区后，形成横跨所述第一鳍部和第二鳍部的栅极结构，且所述栅极结构覆盖所述第一鳍部的部分顶壁和部分侧壁、以及所述第二鳍部部分顶壁和部分侧壁；
在所述栅极结构两侧的所述第一鳍部和第二鳍部中形成源漏掺杂区，所述源漏掺杂区的掺杂离子类型与所述防穿通区中的掺杂离子类型不同。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入的方式对所述第一区域的所述第一隔离层以及所述第二凹槽底面掺杂离子。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，离子注入方向与所述衬底法线的夹角为0度。


4.如权利要求2所述的半导体结构的形成方法，其特征在于，当所述半导体结构用于形成NMOS时，所述离子注入的工艺参数包括：掺杂离子包括硼、镓和铟中的一种或多种，注入能量为10Kev至50Kev，离子的注入剂量为3E13原子每平方厘米至6E14原子每平方厘米；
当所述半导体结构用于形成PMOS时，所述离子注入的工艺参数包括：掺杂离子包括磷、砷和锑中的一种或多种，注入能量为20Kev至45Kev，离子的注入剂量为1E13原子每平方厘米至4E14原子每平方厘米。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第一隔离层的步骤中，所述第一隔离层顶面至所述第二凹槽底面的距离为5纳米至30纳米。


6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述防穿通区后，形成所述栅极结构前，还包括：对所述防穿通区进行退火处理。


7.如权利要求6所述的半导体结构的形成方法，其特征在于，退火参数包括：退火温度为850°至1100°；退火时间为0秒至20秒。


8.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述防穿通区后，在形成所述栅极结构前还包括：在所述第二区域的衬底上形成第二隔离层；
形成栅极结构的步骤中，所述栅极结构形成在所述第二隔离层上。


9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第二隔离层的步骤中，所述第二隔离层还形成在所述第一隔离层上，且所述第一区域的第二隔离层顶面低于所述第二区域的第二隔离层顶面。


10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二区域所述衬底上的所述第二隔离层的厚度为6纳米至40纳米。<...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31