半导体结构及其形成方法技术

技术编号:26175974 阅读:22 留言:0更新日期:2020-10-31 14:12
一种半导体结构及其形成方法,形成方法包括:提供基底,基底包括衬底、位于衬底上的栅极结构、位于栅极结构上的绝缘盖帽层以及位于栅极结构之间衬底上的源漏连接层,源漏连接层的顶面低于绝缘盖帽层的顶面;在绝缘盖帽层上形成刻蚀停止层;在源漏连接层上形成源漏介电层;采用第一刻蚀工艺去除源漏连接层上的源漏介电层,形成第一开口;在第一刻蚀工艺中,绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率,且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率;在第一开口中形成源漏接触孔插塞。形成第一开口的过程中,刻蚀停止层不容易被刻蚀去除,降低了源漏接触孔插塞与栅极结构发生桥接的概率,优化了半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路制造技术的不断发展,人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度,降低成本,元器件的关键尺寸不断变小,集成电路内部的电路密度越来越大,这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。为了满足关键尺寸缩小过后的互连线所需,目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接,互连线实现接触孔插塞之间的连接,从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞,用于实现栅极结构与外部电路的连接,还包括位于源漏掺杂层表面的源漏接触孔插塞,用于实现源漏掺杂层与外部电路的连接。目前,为实现晶体管面积的进一步缩小,引入了有源栅极接触孔插塞(ContactOverActiveGate,COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比,COAG工艺能够把栅极接触孔插本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:/n提供基底,所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构上的绝缘盖帽层以及位于所述栅极结构之间所述衬底上的源漏连接层,所述源漏连接层的顶面低于所述绝缘盖帽层的顶面;/n在所述绝缘盖帽层上形成刻蚀停止层;/n在所述源漏连接层上形成源漏介电层;/n采用第一刻蚀工艺去除所述源漏连接层上的所述源漏介电层,形成第一开口;在所述第一刻蚀工艺中,所述绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率,且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率;/n在所述第一开口中形成源漏接触孔插塞。/n

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底,所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构上的绝缘盖帽层以及位于所述栅极结构之间所述衬底上的源漏连接层,所述源漏连接层的顶面低于所述绝缘盖帽层的顶面;
在所述绝缘盖帽层上形成刻蚀停止层;
在所述源漏连接层上形成源漏介电层;
采用第一刻蚀工艺去除所述源漏连接层上的所述源漏介电层,形成第一开口;在所述第一刻蚀工艺中,所述绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率,且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率;
在所述第一开口中形成源漏接触孔插塞。


2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述刻蚀停止层的厚度为1纳米至5纳米。


3.如权利要求1所述的半导体结构的形成方法,其特征在于,所述刻蚀停止层的材料包括氮化铝、二氧化钛和氮化硼中的一种或多种。


4.如权利要求1所述的半导体结构的形成方法,其特征在于,所述源漏介电层在所述刻蚀停止层之后形成;
所述半导体结构的形成方法包括:在形成所述刻蚀停止层之前,在所述绝缘盖帽层之间的所述源漏连接层上形成牺牲层,所述牺牲层露出所述绝缘盖帽层的顶面;
形成刻蚀停止层的步骤包括:刻蚀部分厚度的所述绝缘盖帽层,形成由绝缘盖帽层和牺牲层围成的第一凹槽;在所述第一凹槽和牺牲层上保形覆盖刻蚀停止材料层;去除露出所述第一凹槽的刻蚀停止材料层,位于所述第一凹槽中剩余的所述刻蚀停止材料层作为刻蚀停止层;
形成源漏介电层的步骤包括:去除所述刻蚀停止层之间的所述牺牲层,形成沟槽;在所述沟槽中形成源漏介电材料层;去除露出所述沟槽的所述源漏介电材料层,位于所述沟槽中剩余的所述源漏介电材料层作为源漏介电层;
或者,所述刻蚀停止层在所述源漏介电层之后形成;
形成源漏介电层的步骤包括:在所述绝缘盖帽层之间的所述源漏连接层上形成源漏介电材料层,去除高于所述绝缘盖帽层的所述源漏介电材料层,位于所述绝缘盖帽层之间所述源漏连接层上剩余的所述源漏介电材料层作为源漏介电层;
形成刻蚀停止层的步骤包括:刻蚀部分厚度的所述绝缘盖帽层,形成由绝缘盖帽层和源漏介电层围成的第二凹槽;在所述第二凹槽和源漏介电层上保形覆盖刻蚀停止材料层;去除露出所述第二凹槽的刻蚀停止材料层,位于所述第二凹槽中剩余的所述刻蚀停止材料层作为刻蚀停止层。


5.如权利要求4所述的半导体结构的形成方法,其特征在于,采用原子层沉积工艺或者物理气相沉积工艺形成所述刻蚀停止材料层。


6.如权利要求4所述的半导体结构的形成方法,其特征在于,采用化学机械研磨工艺去除露出所述第一凹槽的刻蚀停止材料层。


7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一刻蚀工艺为干法刻蚀工艺。


8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一刻蚀工艺的工艺参数包括:刻蚀气体包括...

【专利技术属性】
技术研发人员:张海洋纪世良
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1