用于在EEPROM存储器中写入的方法及对应的集成电路技术

本公开的实施例涉及用于在EEPROM存储器中写入的方法及对应的集成电路。公开了用于对非易失性存储器(NVM)进行编程的方法和集成电路。在一个实施例中，集成电路包括：被组织成存储器字的行和列的存储器平面，每个存储器字包括存储器单元，并且每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管；以及写入电路装置，该写入电路装置被配置为在编程阶段通过向不属于所选择的存储器字的存储器单元的状态晶体管的控制栅极施加第一非零正电压来对所选择的存储器字进行编程。

【技术实现步骤摘要】
用于在EEPROM存储器中写入的方法及对应的集成电路相关申请的交叉引用本申请要求于2019年4月25日提交的法国专利申请号1904337的优先权，该申请通过引用并入本文。
实施例和实现方式涉及写入到EEPROM(“电可擦除可编程只读存储器”)存储器，具体是分压编程。
技术介绍
通常，通过包括擦除阶段和编程阶段的写入循环，将数字数据写入EEPROM存储器。EEPROM存储器通常包括存储器平面，存储器平面被组织成存储器字的行和列，每个存储器字包括存储器单元。常规地，存储器单元包括：具有浮置栅极和控制栅极的状态晶体管、以及用于将电压传输至状态晶体管的漏极的存取晶体管。存储器单元可以具有由浮置栅极的电荷限定的两个状态，并且因此能够记录数字数据的比特(例如，通常在擦除状态下为“0”，而在编程状态下为“1”)。擦除操作和编程操作通过借助Fowler-Nordheim效应将正电荷或负电荷注入到存储器单元的状态晶体管的浮置栅极上来实现。特别地，编程操作包括(按照惯例)将正电荷注入到存储器单元的状态晶体管的浮置栅极上。被编程的存储器单元被称为所选择的。为了将电荷注入到浮置栅极上，例如常规地通过向控制栅极施加零电压并向漏极施加高振幅正电压(13V)，在状态晶体管的控制栅极和漏极区域之间生成大约13V的电势差。为了减小存储器单元的尺寸，已提出了所谓的分压架构，使得可以减小耦合因子和编程期间所涉及的电压。分压架构提出将适中振幅的负电压施加到状态晶体管的控制栅极，并且将适中振幅的正电压施加到状态晶体管的漏极区域。这使得可以在耦合系数较低、电压更适中的状态晶体管上实现相同的Fowler-Nordheim电场。话虽如此，在分压架构中，如在更常规的架构中，特别地存在未选择的单元的杂散(stray)编程的问题。具体地，正字线电压被施加到未选择的行的存储器字中的存储器单元的存取晶体管的栅极，特别是以避免存取晶体管中的泄漏和击穿。现在，杂散的正电压可以经由以这种方式控制的存取晶体管传输到状态晶体管的漏极。这可能导致非常弱的杂散隧道电流，杂散隧道电流重复趋于对状态晶体管的浮置栅极充电，可能最终将最初处于擦除状态的单元更改为编程状态，从而破坏了所存储的数据项。关于这两个问题，需要建立关于字线电压的折衷方案，并且折衷方案可能导致非最优的编程条件。
技术实现思路
实施例提供了改进的分压架构技术。根据一个实施例，提出了针对电可擦可编程只读存储器的写入方法，电可擦可编程只读存储器包括：被组织为存储器字的行和列的存储器平面，每个存储器字包括具有状态晶体管的存储器单元，状态晶体管具有控制栅极和浮置栅极，写入方法包括编程阶段，编程阶段包括在所选择的存储器字中对所选择的存储器单元进行可能的分压编程。具体地，如果待写入所选择的存储器字的比特全为“0”，则在编程阶段期间不执行对所选择的存储器字的存储器单元编程。在相反的情况下，在所选择的存储器字中选择至少一个存储器单元，以便在其中执行分压编程，因此使用术语“可能”。根据该实施例的一个一般特征，在所述编程阶段期间，第一非零正电压被施加到不属于所选择的存储器字的存储器单元的状态晶体管的控制栅极。通过在编程期间，将第一非零正电压施加到未选择的存储器字的状态晶体管的控制栅极，在所述状态晶体管的漏极上传输的杂散电压不足以引起杂散编程操作。这改进了数据存储的鲁棒性。根据该实施例的方法还提供了关于未选择的行的字线电压建立更好折衷的可能性以及对于未选择的行使用较高的字线电压的可能性。因此，可以在不会遭受状态晶体管的杂散编程的问题的情况下，利用最优条件实现编程。另外，如果存储器单元包括存取晶体管，则不会遭受存取晶体管的泄漏、击穿、栅极应力和漏极应力的问题。每个存储器单元还可以包括与状态晶体管和相应位线串联的存取晶体管，同一行的存取晶体管的栅极被耦合到字线，并且根据一个实现模式，在所述编程阶段期间，使得除了所选择的存储器单元的位线以外的位线和未选择的行的字线采用第一非零正电压。具体地，未选择的行上的字线电压使得可以增加存储器单元的选择晶体管的击穿电压极限(通过门控二极管效应)。因此，施加到所选择的位线的电压可以更高，或者对于给定的所选择的位线电压，泄漏电流较低。未选择的行上的字线电压还使得可以降低所选择的晶体管的栅极-漏极电压，这对于特别是在栅极氧化物劣化方面的长期可靠性是有益的。此外，对于在存储器平面外围的元件(例如，解码器)中使用的晶体管也具有这些优点。此外，该实现方式还具有以下优点：除改进性能之外，将存储器平面的各个线上所涉及的一些电压池化(pooling)，从而简化存储器。根据一个实现方式：所述非零正编程电压足够高(例如，11V)，以使得所选择的存储器单元进行最优编程；所选择的行的字线电压(例如，14V)允许选择晶体管传输所述非零正编程电压；未选择的存储器单元的位线上的第一非零正电压足够高(例如，4V)，以便不引起使得存取晶体管劣化的栅极-漏极电压。该实现方式对应于最优分压架构中的编程。具体地，与常规的分压编程操作相比，该实现方式可以对应于使得编程电压的电平朝向更正值增加，并且这降低了通过热载流子而导致的劣化的风险。具体而言，较高的电压电平倾向于在编程阶段期间，借助衬底效应更好地阻止状态晶体管进入导通状态。存储器平面可以包含耦合到状态晶体管的源极区域的源极平面或源极线，并且根据一个实现方式，源极平面或源极线的电压等于在所述编程阶段期间的第一非零正电压。具体地，当所选择的行的存取晶体管被置于导通状态时，在位线和源极平面之间(在编程单元的情况下)可能存在电流通路，并且该实现方式可以避免未选择的位线和源极平面之间的冲突。总结起来，在特定示例中，未选择的存储器字的控制栅极电压、未选择的行的字线电压、未选择的存储器单元的位线电压以及源极平面的源极电压都采用相同的电势(即，第一非零正电压)。例如，第一非零正电压在3伏至5伏之间。这使得可以极大地简化高压切换电路装置，高压切换电路装置被配置为路由在编程期间所涉及的各种电压，同时提供最优编程条件，尤其是同时将杂散编程的风险最小化。例如，对所选择的存储器单元的分压编程包括：将非零负编程电压施加至所选择的存储器单元的状态晶体管的控制栅极，以及将非零正编程电压施加至所选择的存储器单元的状态晶体管的漏极区域。一般而言，在编程期间存储器单元的状态晶体管的激活主要通过其三个控制端子：漏极、源极、控制栅极之间的电势差进行表征，衬底的电势参考为0V。然而，如果三个端子的电压相对于衬底电势偏移了基本相同的值，则存在满足这些条件的多个操作点。这些操作点之间的差异之一在于状态晶体管的衬底效应(由源极-衬底电压差表示)。在所有其他条件相同的情况下，该电压差影响编程阶段期间状态晶体管沟道中存在的电场，确定沟道中的泄漏电流以及浮置栅极下方的热载流子的生成，并因此在本文档来自技高网...

【技术保护点】
1.一种用于对非易失性存储器(NVM)进行编程的方法，所述非易失性存储器(NVM)包括以存储器字的行和列组织的存储器平面，每个存储器字包括存储器单元，并且每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，所述方法包括：/n在编程阶段期间，通过向不属于所选择的存储器字的所述存储器单元的状态晶体管的控制栅极施加第一非零正电压，对所述所选择的存储器字进行编程。/n

【技术特征摘要】
20190425 FR 19043371.一种用于对非易失性存储器(NVM)进行编程的方法，所述非易失性存储器(NVM)包括以存储器字的行和列组织的存储器平面，每个存储器字包括存储器单元，并且每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，所述方法包括：
在编程阶段期间，通过向不属于所选择的存储器字的所述存储器单元的状态晶体管的控制栅极施加第一非零正电压，对所述所选择的存储器字进行编程。


2.根据权利要求1所述的方法，其中每个存储器单元还包括与所述状态晶体管串联的存取晶体管，所述存取晶体管被连接到相应位线，并且其中同一行的所述存取晶体管的栅极被耦合到字线，所述方法包括：
在所述编程阶段期间，向所选择的存储器单元的位线以外的位线以及未选择的行的字线施加所述第一非零正电压。


3.根据权利要求2所述的方法，还包括：
选择所选择的行的字线电压，使得所述存取晶体管能够通过非零正编程电压；以及
利用所述非零正编程电压对所述所选择的存储器单元进行编程，
其中未选择的存储器单元的所述位线上的所述第一非零正电压足够高，使得栅极-漏极电压不会使所述存取晶体管劣化。


4.根据权利要求3所述的方法，其中所述非零编程电压为11V，其中所述字线电压为14V，并且其中所述第一非零正电压为4V。


5.根据权利要求1所述的方法，还包括：
在所述编程阶段期间，向源极平面或源极线施加源极电压，其中所述源极电压等于所述第一非零正电压，并且其中所述存储器平面包括：耦合到所述状态晶体管的源极区域的所述源极平面或所述源极线。


6.根据权利要求1所述的方法，其中所述第一非零正电压在3伏与5伏之间。


7.根据权利要求1所述的方法，其中所述编程是所选择的存储器单元的分压编程，其中所述分压编程包括：向所述所选择的存储器单元的状态晶体管的控制栅极施加非零负编程电压，并且向所述所选择的存储器单元的所述状态晶体管的漏极区域施加非零正编程电...

【专利技术属性】
技术研发人员：F·塔耶，M·巴蒂斯塔，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国;FR