存储装置、控制器以及操作控制器的方法制造方法及图纸

本公开涉及一种存储装置、控制器以及操作控制器的方法。在本公开的实施例中描述的控制器可以包括字线分组电路，该字线分组电路被配置为基于关于各个字线的编程时间的编程时间信息，将半导体存储器装置中的多个字线分组为多个字线组。另外，控制器可以包括超级页面配置电路，该超级页面配置电路被配置为基于关于字线组的字线组信息来配置包括一些字线的多个超级页面。本公开的实施例可以提供一种存储装置、控制器以及操作控制器的方法，能够使由于字线之中的编程时间的偏差而导致的编程性能劣化最小化。

【技术实现步骤摘要】
存储装置、控制器以及操作控制器的方法相关申请的交叉引用本申请要求于2019年4月30日向韩国知识产权局提交的申请号为10-2019-0050357的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
各个实施例总体涉及一种存储装置、控制器以及操作控制器的方法。
技术介绍
存储装置基于诸如计算机和智能电话的主机的请求来存储数据。存储装置可以是将数据存储在诸如硬盘驱动器(HDD)的磁盘中的类型，或者是将数据存储在诸如固态驱动器(SDD)、通用闪存(UFS)装置或嵌入式MMC(eMMC)装置的非易失性存储器中的类型。存储装置用来存储数据的非易失性存储器可以包括多个字线。在这些字线之中，与读取/编程有关的特性存在偏差。这种偏差发生在非易失性存储器的制造过程中，并且可与非易失性存储器的存储容量成比例地增大。
技术实现思路
各个实施例涉及一种存储装置、控制器以及操作控制器的方法，能够使由于字线之中的编程时间偏差而导致的编程性能劣化最小化。一方面，本公开的实施例中描述的控制器可以包括字线分组电路，该字线分组电路被配置为基于关于各个字线的编程时间的编程时间信息将半导体存储器装置中的多个字线分组为多个字线组。此外，控制器可以包括超级页面配置电路，该超级页面配置电路被配置为基于关于字线组的字线组信息来配置包括一些字线的多个超级页面。另一方面，本公开的实施例中描述的存储装置可以包括半导体存储器装置，该半导体存储器装置包括多个字线。此外，存储装置可以包括控制器，该控制器被配置为控制半导体存储器装置，并且该控制器可以包括字线分组电路，该字线分组电路被配置为基于关于各个字线的编程时间的编程时间信息，将半导体存储器装置中的多个字线分组为多个字线组。此外，存储装置中包括的控制器可以包括超级页面配置电路，该超级页面配置电路被配置为基于关于字线组的字线组信息来配置包括一些字线的多个超级页面。另一方面，本公开的实施例中描述的操作控制器的方法可以包括基于关于各个字线的编程时间的编程时间信息，将半导体存储器装置中的多个字线分组为多个字线组。此外，操作控制器的方法可以包括基于关于字线组的字线组信息，配置包括一些字线的多个超级页面，其中任意一个超级页面中的字线都属于同一字线组。编程时间信息可以包括编程脉冲计数值。配置多个超级页面可以包括将多个字线之中不包括在任意一个超级页面中的至少一个字线配置为虚设字线。虚设字线可以属于与参考字线所属的参考字线组不同的字线组，多个超级页面的任意一个中包括对应于与虚设字线相同的字线索引的参考字线。当将虚设数据编程到虚设字线时，待施加到虚设字线的编程脉冲的数量小于或者等于阈值脉冲计数。配置多个超级页面可以包括当配置任意一个超级页面的字线之中的一个字线是坏字线时，则在坏字线所属的字线组中为坏字线选择替换字线。另一方面，本公开的实施例中描述的存储装置可以包括存储器装置，该存储器装置包括联接到多个字线的多个存储器单元。此外，一种存储装置可以包括控制器，该控制器：确定分别待施加到字线的编程脉冲；基于编程脉冲将多个字线分为多个组；配置包括与每个组中的所选择的字线联接的单元的超级页面；并且将数据编程在超级页面。本公开的实施例可以提供一种存储装置、控制器以及操作控制器的方法，能够使由于字线之中的编程时间偏差而导致的编程性能劣化最小化。附图说明图1是示出根据实施例的存储装置的配置的示图。图2是示出图1中的半导体存储器装置的示图。图3是示出图1中的控制器的主要组件的示图。图4是示出配置常规超级页面的示例的示图。图5是示出配置常规超级页面的另一示例的示图。图6是示出根据实施例的配置超级页面的示例的示图。图7是示出根据另一实施例的配置超级页面的另一示例的示图。图8是示出图7中的虚设字线和普通字线的阈值电压分布的示例的示图。图9是示出根据实施例的配置超级页面的又一示例的示图。图10是示出根据实施例的操作控制器的方法的流程图。具体实施方式下面通过各个实施例并参照附图详细描述存储装置、控制器以及操作控制器的方法。注意的是，在整个说明书中，对“一个实施例”、另一实施例”等的参考不一定仅针对一个实施例，并且对任意这样的短语的不同参考不一定针对相同的实施例。图1是示出根据实施例的存储装置100的配置的示图。参照图1，存储装置100可以包括半导体存储器装置110和控制器120。半导体存储器装置110可以存储数据。半导体存储器装置110响应于控制器120的控制来操作。半导体存储器装置110可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。半导体存储器装置110可以是双倍数据速率(DDR)同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。半导体存储器装置110可以实现为三维阵列结构。本公开的实施例不仅可以应用于其中电荷存储层由导电浮栅(FG)配置的闪速存储器装置，而且可以应用于其中电荷存储层由电介质层配置的电荷撷取闪存(CTF)。半导体存储器装置110被配置为从控制器120接收命令和地址，并访问存储器单元阵列中的由地址选择的区域。换句话说，半导体存储器装置110可以对由地址选择的区域执行与命令相对应的操作。例如，半导体存储器装置110可以执行编程操作、读取操作和擦除操作。在编程操作中，半导体存储器装置110可以将数据编程到由地址选择的区域。在读取操作中，半导体存储器装置110可以从由地址选择的区域读取数据。在擦除操作中，半导体存储器装置110可以擦除由地址选择的区域中存储的数据。半导体存储器装置110可以在其中包括多个存储块，例如n个存储块，其中n是自然数。这样的存储块可以分别由参考标号BLK1、BLK2、...、BLKn来指定。半导体存储器装置110可以包括多个存储器管芯，每个存储器管芯可以包括多个平面，并且每个平面可以包括多个存储块。半导体存储器装置110中的存储块中的每一个可以包括多个字线。一个字线可以表示执行读取和/或编程的单位，并且可以对应于一个页面。控制器120可以根据主机50的请求或者在无主机50的请求的情况下控制半导体存储器装置110的操作。例如，控制器120可以控制半导体存储器装置110的写入操作、读取操作、擦除操作和后台操作。例如，后台操作可以包括垃圾收集(GC)操作、损耗均衡(WL)操作、坏块管理(BB本文档来自技高网...

【技术保护点】
1.一种控制器，所述控制器控制半导体存储器装置，包括：/n字线分组电路，基于关于各个字线的编程时间的编程时间信息，将所述半导体存储器装置中的多个字线分组为多个字线组；以及/n超级页面配置电路，基于关于所述多个字线组的字线组信息来配置包括所述多个字线中的一些字线的多个超级页面，/n其中任意一个超级页面中的字线属于同一字线组。/n

【技术特征摘要】
20190430 KR 10-2019-00503571.一种控制器，所述控制器控制半导体存储器装置，包括：
字线分组电路，基于关于各个字线的编程时间的编程时间信息，将所述半导体存储器装置中的多个字线分组为多个字线组；以及
超级页面配置电路，基于关于所述多个字线组的字线组信息来配置包括所述多个字线中的一些字线的多个超级页面，
其中任意一个超级页面中的字线属于同一字线组。


2.根据权利要求1所述的控制器，其中所述编程时间信息包括编程脉冲计数值。


3.根据权利要求1所述的控制器，其中所述超级页面配置电路将所述多个字线之中的不包括在所述多个超级页面之中的任意一个中的至少一个字线配置为虚设字线。


4.根据权利要求3所述的控制器，其中所述虚设字线属于与参考字线所属的参考字线组不同的字线组，所述多个超级页面之中的任意一个中包括对应于与所述虚设字线相同的字线索引的参考字线。


5.根据权利要求3所述的控制器，其中当将虚设数据编程到所述虚设字线时，待施加到所述虚设字线的编程脉冲的数量小于或等于阈值脉冲计数。


6.根据权利要求1所述的控制器，其中如果配置任意一个超级页面的字线之中的一个字线是坏字线，则所述超级页面配置电路在所述坏字线所属的字线组中为所述坏字线选择替换字线。


7.根据权利要求1所述的控制器，其中所述超级页面配置电路进行控制，以使所述多个字线组之中的任意一个中的每个字线都包括在任意一个超级页面中。


8.一种存储装置，包括：
半导体存储器装置，包括多个字线；以及
控制器，控制所述半导体存储器装置，
其中所述控制器包括：
字线分...

【专利技术属性】
技术研发人员：李振硕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR