一种用于三维闪存的原始误码率降低方法技术

本发明专利技术公开了一种用于三维闪存的原始误码率降低方法。三维闪存具有大存储容量和高单元存储密度，但是随着数据的长时间保存和存储单元的不断磨损，原始误码率不断提升。高原始误码率一方面降低了数据存储可靠性，另一方面增加了纠错码的压力，提高了译码延迟，降低了三维闪存存储系统性能。本发明专利技术为了提高三维闪存性能和数据可靠性，提出了一种降低原始误码率的方法。首先利用硬件测试平台对三维闪存芯片进行测试，统计每相邻两个状态之间的转移比例，然后在具有较高转移比例的两个相邻状态之间动态调整读电压，以降低因高转移比例引起的高原始误码率，提高可靠性和降低纠错码的延迟。

An original bit error rate reduction method for 3D flash memory

【技术实现步骤摘要】
一种用于三维闪存的原始误码率降低方法
本专利技术属于固态盘存储
，更具体地，涉及一种用于三维闪存的原始误码率降低方法。
技术介绍
三维闪存具有大存储容量和高单元存储密度，主要得益于采用三维层次结构且每单元可存储多个比特信息。然而，数据可靠性变成了主要的问题，由于层间干扰、保存和可编程擦写周期的影响造成了较高的原始误码率。高原始误码率一方面降低了数据存储可靠性，另一方面增加了纠错码的压力，增加了译码延迟，降低了三维闪存系统性能。比如对于低密度奇偶校验(LowDensityParityCheck,简称LDPC)来说，高原始误码率增加了硬译码迭代次数，且数据可靠性不能得到保证。需要纠错能力更强的软判决译码保证数据存储可靠性，但是软判决译码需要施加多个读电压读取软数据，增加了读延迟。降低原始误码率能够保证数据存储可靠性的同时降低译码延迟，提升三维闪存系统读性能。然而，现有的降低三维闪存原始误码率的方法没有充分考虑读电压对状态转移比例的影响，且引起不必要的电压移动操作。
技术实现思路
针对现有技术的以上缺陷或改进本文档来自技高网...

【技术保护点】
1.一种用于三维闪存的原始误码率降低方法，其特征在于，所述方法包括以下步骤：/n(1)设置数据保存时间为从短到长至少设定两个不同的时间段，闪存块的可编程擦写周期为从低到高至少设定两个不同频次；/n(2)利用FPGA硬件测试平台对三维闪存芯片进行测试，对随机选取的若干个闪存块写入随机数据，并对原始数据进行缓存；/n(3)统计当可编程擦写周期为步骤(1)所述不同频次时每个状态之间的转移比例与保存时间的关系，并绘制曲线；/n(4)统计分析每个页原始误码率和高状态转移比例之间的关系；/n(5)如果两个相邻状态的转移比例较高且引起较高的原始误码率，则移动读电压再读取数据；在读电压移动的过程中，考虑状态分...

【技术特征摘要】
1.一种用于三维闪存的原始误码率降低方法，其特征在于，所述方法包括以下步骤：
(1)设置数据保存时间为从短到长至少设定两个不同的时间段，闪存块的可编程擦写周期为从低到高至少设定两个不同频次；
(2)利用FPGA硬件测试平台对三维闪存芯片进行测试，对随机选取的若干个闪存块写入随机数据，并对原始数据进行缓存；
(3)统计当可编程擦写周期为步骤(1)所述不同频次时每个状态之间的转移比例与保存时间的关系，并绘制曲线；
(4)统计分析每个页原始误码率和高状态转移比例之间的关系；
(5)如果两个相邻状态的转移比例较高且引起较高的原始误码率，则移动读电压再读取数据；在读电压移动的...

【专利技术属性】
技术研发人员：刘碧贞，苗诗君，余云，李礼，吴佳，
申请(专利权)人：上海威固信息技术股份有限公司，
类型：发明
国别省市：上海;31