检测电路故障的方法及其装置制造方法及图纸

本公开涉及一种检测电路故障的方法及其装置，该方法用于一缓存器传输层级设计时间，该方法包含有：从基于该RTL设计时间的一电路模型中，取得每个缓存器的各个信号点；根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；根据该电路模型及该属性列表，进行一正规验证操作，用来决定在该电路模型中，该属性列表中的各个信号点的该属性是否成立；以及根据属性不成立的信号点，产生一电路故障原因。

【技术实现步骤摘要】
检测电路故障的方法及其装置
本专利技术涉及一种检测电路故障的方法及相关装置，尤指一种基于正规方法，用来在缓存器传输层级设计时间，检测数字集成电路故障的方法及相关装置。
技术介绍
集成电路(integratedcircuit，IC)通常通过缓存器传输层级(RegisterTransferLevel，RTL)进行逻辑设计，即以硬件描述语言如Verilog-HDL来描述集成电路。在RTL设计时间完成后，需经过相当繁琐的测试流程，方能定案电路。若在电路定案时才发现RTL设计错误，而导致电路故障(Malfunction)，则须回头修改RTL设计并重新进行测试流程，或试着读懂电路并进行高困难度的直接修改(通常称为ECO，EngineeringChangeOrder)，但无论哪一种方式，都大量损耗资源(重新设计的时间和资金的浪费)。目前确保RTL设计正确性的方式，主要以仿真(simulation)和语法检测(lintcheck)为主。简而言之，模拟检测为先推测在特定场景下电路的行为，再使用软件处理RTL设计，得到该场景实际的电路行为，并与推测的结果比对。然而，此种方式实质上无法得到完整的电路行为，并随着电路复杂度以及应用场景组合的指数速度提升，可靠度也随之下降。另一方面，语法检测可检查出由语法造成潜在可能的电路错误，像输入空接(inputfloating)、接线宽度不匹配等。语法检测无须预想结果且可靠度高，但局限于语法判断，无法检测出语法上正确，但实际上设计错误所导致的故障情况。
技术实现思路
因此，本专利技术之主要目的即在于提供一种在缓存器传输层级设计时间，检测电路故障的方法及相关装置，以解决上述问题。本专利技术公开一种检测电路故障的方法，用于一缓存器传输层级设计时间，该方法包含有：从基于该缓存器传输层级设计时间的一电路模型中，取得每个缓存器的各个信号点；根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；根据该电路模型及该属性列表，进行一正规验证操作，用来决定在该电路模型中，该属性列表中的各个信号点的该属性是否成立；以及根据属性不成立的信号点，产生一电路故障原因。本专利技术还公开一种电子装置，用于一缓存器传输层级设计时间的电路故障检测，该电子装置包含有：一萃取缓存器单元，用来从基于该缓存器传输层级设计时间的一电路模型中，取得每个缓存器的各个信号点；一生成验证属性单元，用来根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；一正规方法计算单元，用来根据该电路模型及该属性列表，进行一正规验证操作，以及产生包含属性不成立的信号点的一信号列表；以及一电路故障判断单元，用来根据该信号列表，产生一电路故障原因，用来修正该电路模型。本专利技术另公开一种电子装置，用于一缓存器传输层级设计时间的电路故障检测，该电子装置包含有：一处理单元，用来执行一程序代码；一储存单元，耦接于该处理装置，用来储存该程序代码，其中该程序代码指示该处理单元执行以下步骤：从基于该缓存器传输层级设计时间的一电路模型中，取得每个缓存器的各个信号点；根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；根据该电路模型及该属性列表，进行一正规验证操作，用来决定在该电路模型中，该属性列表中的各个信号点的该属性是否成立；以及当一信号点的该属性不成立时，判断该信号点所对应的缓存器故障。附图说明图1为本专利技术实施例一电子装置的示意图。图2为本专利技术实施例一电路故障检测流程的示意图。图3为本专利技术实施例一检测电路故障的流程图。图4A为本专利技术实施例一缓存器的信号点的示意图。图4B至图4D为本专利技术实施例一无切换能力信号点的故障推论示意图。具体实施方式请参考图1，图1为本专利技术实施例一电子装置10之示意图。详细来说，电子装置10用来检测电路故障，其包含一处理单元100、一储存单元110以及一传输接口单元120。处理单元100可为一微处理器。储存单元110可为任一数据储存装置，用来储存一程序代码114，并通过处理单元100读取及执行程序代码114。传输接口单元120可通过有线或无线方式，用来从其他电子装置(如计算机系统)接收在RTL设计时间的电路模型。或者，RTL设计时间的电路模型可储存于储存单元110，由处理单元100从储存单元110中读取。请参考图2，其为本专利技术实施例一电路故障检测流程20之示意图。电路故障检测流程20用于图1所示的电子装置10。电路故障检测流程20可编译为程序代码114，并包含有以下步骤：步骤201：从基于缓存器传输层级设计时间的一电路模型中，取得每个缓存器的各个信号点。步骤202：根据每个缓存器的各个信号点，产生一属性列表，其中属性列表包含各个信号点欲验证的属性。步骤203：根据电路模型及属性列表，进行正规验证操作，用来决定在电路模型中，属性列表中的各个信号点的属性是否成立。步骤204：根据属性不成立的信号点，产生电路故障原因。根据电路故障检测流程20，电子装置10从缓存器传输层级(RegisterTransferLevel，RTL)设计的电路模型中萃取出所有的缓存器，以取得各个缓存器的各个信号点。接着，电子装置10产生属性列表，以进行正规验证操作，其中属性列表包含缓存器的各个信号点及其对应的属性(如切换能力的条件)。当电子装置10通过正规验证操作，判断缓存器的信号点的属性不成立时(即此信号无切换能力)，电子装置10可对无切换能力的信号点或此信号点对应之缓存器的所有信号点，来进行检视，以产生电路故障的原因，进而修正RTL设计时间的电路模型。因此，通过本专利技术的电路故障检测流程20能有效降低重新设计电路模型的时间和成本。值得注意的是，正规方法(FormalMethod)为计算机系统中验证方法，亦可称为形式验证，其核心为模型验证(model-checking)，或称属性验证(property-checking)。当应用正规方法验证电路模型时，输入为电路模型的整个系统以及欲验证的缓存器的信号点的属性(property)，经正规方法判断属性在系统中是否必然成立，或可能出现反例(counterexample)。由于正规方法乃奠基于严谨之数学证明，故可靠度非常高。目前已应用于网络服务器运作，飞航软件验证，铁路系统设计等等。对集成电路来说，最为人知的应用为逻辑等价性检查(LogicEquivalenceCheck)。正规方法应为本领域技术人员所熟知之技术，在此不再赘述。本专利技术的主要目的在于提供检测RTL设计电路的流程。请参见图3，其为本专利技术实施例一检测电路故障的流程图。检测电路故障的流程用于电路检测装置30。本专利技术的电路检测装置30包含有萃取缓存器单元300、生成属性验证单元302、正规方法计算单元304及电路故障判断单元306。由于RTL设计语法中并非直接宣告硬件上之缓存器，而是宣告缓存器形式的信号，因此这些信号有可能是组合电路或是真正硬件上缓存本文档来自技高网...

【技术保护点】
1.一种检测电路故障的方法，用于一缓存器传输层级设计时间，该方法包含有：/n从基于该缓存器传输层级设计时间的一电路模型中，取得每个缓存器的各个信号点；/n根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；/n根据该电路模型及该属性列表，进行一正规验证操作，用来决定在该电路模型中，该属性列表中的各个信号点的该属性是否成立；以及/n根据属性不成立的信号点，产生一电路故障原因。/n

【技术特征摘要】
1.一种检测电路故障的方法，用于一缓存器传输层级设计时间，该方法包含有：
从基于该缓存器传输层级设计时间的一电路模型中，取得每个缓存器的各个信号点；
根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；
根据该电路模型及该属性列表，进行一正规验证操作，用来决定在该电路模型中，该属性列表中的各个信号点的该属性是否成立；以及
根据属性不成立的信号点，产生一电路故障原因。


2.如权利要求1所述的方法，其中该属性为一信号点的一切换能力，以及该属性列表包含缓存器的一频率、一重置、一输出及一输入的信号点的切换能力。


3.如权利要求2所述的方法，还包含有：
当该频率、重置、输入及输出的信号点的至少其中之一的该属性不成立时，判断该频率、重置、输入及输出的信号点的至少其中之一不具切换能力。


4.如权利要求3所述的方法，其中根据属性不成立的信号点，产生该电路故障原因的步骤包含有：
对不具切换能力的信号点所对应的缓存器中的各个信号点，进行检视，以产生该电路故障原因。


5.如权利要求2所述的方法，还包含有：
当决定一信号点的该属性不成立时，判断该信号点不具切换能力；
产生不具切换能力之信号点的一信号列表；以及
根据该信号列表，产生该电路故障原因，以修正该电路模型。


6.一种电子装置，用于一缓存器传输层...

【专利技术属性】
技术研发人员：罗翊修，陈勇仁，罗幼岚，高淑怡，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71