一种射频芯片的衬底隔离结构制造技术

本申请公开一种射频芯片的衬底隔离结构。该衬底隔离结构的一侧端上配置有衬底底盘，所述衬底底盘的外侧依次间隔的配置有Ptap保护环、Ntap保护环及deep trench保护环，所述Ptap保护环以及Ntap保护环连接GND端，所述衬底底盘用于配置被保护电路。通过这样的设计，首先经过ptap区域，通过低阻的Ptap保护环、Ntap保护环的路径，将噪声快速吸收转移到GND中进而将噪声泄放,同时通过配置于最外侧的deep trench(即高阻隔离墙)保护环，加大了噪声源与被保护电路之间的通路阻值，防止噪声进入，有效地降低高频噪声对周围器件的影响，做到更好的隔离。

【技术实现步骤摘要】
一种射频芯片的衬底隔离结构
本申请射频芯片
，具体的涉及一种射频芯片的衬底隔离结构。
技术介绍
随着光通信的迅猛发展，对射频芯片提出了更高的要求，当前射频芯片对noise要求特别高，其隔离大都采用DNW(DeepN-WELL)方式来隔离噪声，如图1、图2所示，以减少衬底干扰。其阻抗Z＝R+i(ωL–1/(ωC))，但是随着频率的增加，结电容C11/C12的隔离效果越来越差，导通性越来越好，造成隔离效果越来越差。)另外，由于DNW的特殊性，一般DNW占用版图面积较大；其用于10G频率以上信号隔离效果较差；而且配置时面积大，这样大面积的DNW有ANT(天线效应)的风险。因此，需要一种具有新型的隔离结构，可以有效地减少高频信号的干扰，满足射频芯片的要求。
技术实现思路
为克服上述缺陷，本申请的目的在于：提出一种有新的射频芯片的衬底隔离结构，该隔离结构有效地减少高频信号的干扰同时满足射频(10G频率以上)场合的要求。为解决上述技术问题，本申请采用如下技术方案：一种射频芯片的衬底隔离结构，其特征在于：包括衬底，所述衬底的一侧配置有衬底底盘，所述衬底底盘上用以配置被保护电路，所述衬底底盘的外侧依次间隔的配置有Ptap保护环、Ntap保护环及deeptrench保护环，所述Ptap保护环以及Ntap保护环连接GND端。通过配置于最外侧的deeptrench保护环(也称深槽隔离)，加大了噪声源与被保护电路之间的通路阻值，防止噪声进入。可以有效地较少高频噪声对周围器件的影响。在一实施方式中，所述被保护电路包括mos开关管、npn开关管、电阻及集成电感中的一种或其组合。在一实施方式中，衬底呈圆柱状或四方体状。在一实施方式中，所述Ptap保护环与所述Ntap保护环间配置有STI保护层，所述Ptap保护环的一端连接外置的所述GND端。在一实施方式中，所述Ptap保护环的宽度介于5～10um。在一实施方式中，所述Ntap保护环的宽度介于5～10um。在一实施方式中，所述Ptap保护环与Ntap保护环之间的间距(间隔)≥5um。这样的设计可防止噪声进入，有效地降低高频噪声对周围器件的影响。在一实施方式中，所述Ptap保护环与deeptrench保护环之间的间距(间隔)≥5um。这样的设计可防止噪声进入，有效地降低高频噪声对周围器件的影响。有益效果相对于现有技术中的方案，本申请实施方式提出的衬底隔离结构可以有效地较少高频噪声对周围器件的影响，同时减少DNW的制造，有利于减少成本。有效地减少高频信号的干扰同时满足射频(10G频率以上)场合的要求。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1为现有的DNW结构的正视图；图2为现有的DNW结构的俯视图；图3为本申请实施例的隔离结构的正视图；图4为本申请实施例的隔离结构的俯视图。具体实施方式以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本申请而不限于限制本申请的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。本申请提出一种射频芯片的衬底隔离结构。该衬底隔离结构的一侧端上配置有衬底底盘，衬底底盘的外侧依次间隔的配置有Ptap保护环、Ntap保护环及deeptrench保护环，Ptap保护环连接GND端，衬底底盘用于配置被保护电路。通过这样的设计，首先经过ptap区域，通过低阻的Ptap保护环、Ntap保护环的路径，将噪声快速吸收转移到GND中进而将噪声泄放,同时通过配置于最外侧的deeptrench(高阻隔离墙)保护环，加大了噪声源与被保护电路之间的通路阻值，防止噪声进入，有效地降低高频噪声对周围器件的影响，做到更好的隔离，满足射频(10G频率以上)场合的要求。附图中包括示意图，会有各个部件的缩尺以及纵横的比率等与实际不同的情况。接下来结合附图来详细的描述本申请提出的射频芯片的隔离结构。请参阅图3及图4，接下来结合附图来详细的描述本申请提出的射频芯片的隔离结构。图3为本申请实施例的射频信号衬底的隔离结构的正视图；图4为本申请实施例衬底的隔离结构的俯视图，衬底PW上配置有衬底底盘1，该衬底底盘1配置于Ptap保护环2,Ntap保护环3,deeptrench保护环5隔离出的区域内，衬底底盘的外侧依次间隔的配置有Ptap保护环、Ntap保护环及deeptrench保护环，Ptap保护环连接GND端，衬底底盘用于配置被保护电路。该衬底底盘1可为柱形区域，在此区域为“干净”空间，该区域用于配置被保护电路。该被保护电路可为由mos开关管，npn开关管，电阻及集成电感中的一种或其组合构成。在此结构中将隔离噪声，首先经过ptap区域，通过低阻的Ptap保护环2、Ptap保护环3的路径，将噪声快速吸收转移到GNDPAD中进而将噪声泄放。同时通过配置于最外侧的deeptrench保护环(也称深槽隔离)，加大了噪声源与被保护电路之间的通路阻值，防止噪声进入。可以有效地较少高频噪声对周围器件的影响，本实施方式的隔离结构的射频芯片可以减少DNW的制造，有利于减少成品的制作成本。在一实施方式中，衬底PW整体呈四方体性或圆柱形，制作衬底时，Ptap保护环2,Ntap保护环3,deeptrench保护环5配置于衬底PW的一侧端，其一端与衬底PW的一侧端平齐(这样看上去，Ptap保护环2,Ntap保护环3,deeptrench保护环5嵌入到衬底PW中)。STI为保护层，Ptap保护环2的一端连接外置的GND端，GND端不与衬底PW一体成型。注入层6(ESDimplant)为Ntap保护环的注入调整层，通过其可以调整Ntap保护环的深度，使Ntap保护环有更深的深度。deeptrench保护环5不与GND端(也称GNDPAD)连接、独立存在。本实施方式中，Ptap保护环2的宽度介于5～10(单位um)，Ptap保护环3的宽度介于5～10(单位um)，且分别与GNDPAD充分连接。较佳的，Ptap保护环2与Ntap保护环3之间的间距≥5um。Ntap保护环3与deeptrench保护环5的间距≥5um。这样的设计可防止噪声进入，有效地降低高频噪声对周围器件的影响。需要说明的是，在本申请中，术语“上”、“下”、“内”、“中”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。上述实施例只为说明本申请的技术构思及特点，其目的在于本文档来自技高网...

【技术保护点】
1.一种射频芯片的衬底隔离结构，其特征在于：包括衬底，所述衬底的一侧配置有衬底底盘，/n所述衬底底盘、用以配置被保护电路，/n所述衬底底盘的外侧依次间隔的配置有Ptap保护环、Ntap保护环及deep trench保护环，/n所述Ptap保护环以及Ntap保护环连接GND端。/n

【技术特征摘要】
1.一种射频芯片的衬底隔离结构，其特征在于：包括衬底，所述衬底的一侧配置有衬底底盘，
所述衬底底盘、用以配置被保护电路，
所述衬底底盘的外侧依次间隔的配置有Ptap保护环、Ntap保护环及deeptrench保护环，
所述Ptap保护环以及Ntap保护环连接GND端。


2.如权利要求1所述的射频芯片的衬底隔离结构，其特征在于：所述被保护电路包括mos开关管、npn开关管、电阻及集成电感中的一种或其组合。


3.如权利要求1所述的射频芯片的衬底隔离结构，其特征在于：衬底呈圆柱状或四方体状。


4.如权利要求1所述的射频芯片的衬底隔离结构，其特征在于：所述Ptap保...

【专利技术属性】
技术研发人员：张智，向祥林，
申请(专利权)人：苏州芈图光电技术有限公司，
类型：新型
国别省市：江苏;32