【技术实现步骤摘要】
本申请涉及集成电路，特别是涉及一种多项目晶圆的芯片布局方法、装置及可读存储介质。
技术介绍
1、半导体制造工艺水平不断提升，技术节点达到3nm甚至更小，伴随而来的就是流片成本大幅提升，3nm工艺甚至达到1亿美元以上，即使降低1％都可节省几十上百万元，在现有技术水平的条件下，提升良率、优化布局等手段都能有效降低成本。正因为流片成本过高，所以多项目晶圆(mpw)流片也被越来越多人采用，可在单次流片中放入更多相同工艺设计的芯片以便降低单个芯片的成本。专利201780073750.3公开了一种大尺寸和小尺寸器件混合布局的方法，利用小尺寸器件填充无法放下完整大尺寸器件的区域，以增加晶圆的使用率，但这种布局方法将会晶圆切割的复杂度，降低切割效率。专利200810114345.4及202010939198.5均公开了单一芯片布局的优化方法，不适用mpw的布局。专利201010155820.x公开了优先保证高优先级的芯片不被切坏的原则进行芯片布局规划，这种做法会造成一定程度优先级低的芯片不被重视，导致整体良率降低。由于mpw包含多款芯片，芯片尺寸大小不一，同时还需要考虑后续芯片切割的便捷与效率，增加了芯片布局的难度。
技术实现思路
1、本专利技术的目的在于提供一种多项目晶圆的芯片布局方法、装置及可读存储介质，高效利用晶圆面积，提升了多项目晶圆芯片的产量，有效的降低了生产成本。
2、为达到上述目的，本专利技术提供如下技术方案：一种多项目晶圆的芯片布局方法，包括以下步骤：
3、
4、s2，所述不同芯片分别按长度方向及宽度方向间隔着切割道s沿所述最大单次曝光区域横向排放芯片，得到所述不同芯片与所述最大单次曝光区域横向末端距离di，所有不同芯片的di组成横向布局方案集p；
5、s3，根据所述方案集p里不同芯片的横向布局方案，对比同一芯片的di，选出同一芯片di较小的方案，得到较小距离di’，所述不同芯片的di’组成横向布局方案集p’，按所述di’从小到大依次从所述最大单次曝光区域底部向顶部排放；
6、s4，在满足不同芯片数量要求的基础上，以整数倍n增加不同芯片，并调整各芯片的倍数，直至将所述最大单次曝光区域纵向排满；
7、s5，调整所述最大单次曝光区域，使得最终单次曝光区域的横向及纵向均距离已排好芯片末端为切割道的距离，得到最终单次曝光区域和最终单次曝光区域下的最终芯片布局方案；
8、s6，以晶圆圆心为中心将晶圆划分为四个象限，在第一象限以(s/2，s/2)为起点，将所述最终单次曝光区域下的最终芯片布局方案沿着x轴及y轴紧密布局，超出所述晶圆有效布局区域部分的芯片，直接删除，完成第一象限芯片最终布局；
9、s7，第二象限布局与所述第一象限芯片最终布局以x轴为对称轴镜向，完成第二象限芯片最终布局，第三象限布局与所述第二象限芯片最终布局以y轴为对称轴镜向，第四象限布局与所述第一象限芯片最终布局以y轴为对称轴镜向，完成所述晶圆有效布局区域完整布局方案。
10、进一步地，所述切割道不同厂商有不同范围，所述切割道s为厂商切割道最小值。
11、进一步地，所述纵向排满是指通过调整各芯片的倍数，使得所述最大单次曝光区域纵向已经放不下所述方案集p’里的任一芯片，且纵向芯片末端与所述最大单次曝光区域顶端的距离最小。
12、进一步地，所述调整所述最大单次曝光区域是指将所述最大单次曝光区域的右侧边及顶端边往已排好的芯片末端靠近。
13、进一步地，所述最终单次曝光区域为提供给流片厂用于加工的单次曝光区域，小于所述最大单次曝光区域。
14、进一步地，所述完整布局方案还包括最终单次曝光区域尺寸信息。
15、本专利技术还提供一种多项目晶圆的芯片布局装置，包括以下模块：
16、获取模块，用于获取晶圆有效布局区域、最大单次曝光区域、不同芯片的具体尺寸以及切割道的数据，并将相关数据传输到布局模块；
17、布局模块，用于实现芯片整体布局，包括计算子模块和比较子模块，通过计算子模块完成各种不同芯片在最大单次曝光区域内的布局方案，并通过比较子模块得出最优布局方案，再通过调整最大单次曝光区域的范围得到最终单次曝光区域及最终芯片布局方案，再进一步在晶圆上布局，完成完整布局，并将完整布局方案传输到输出模块；
18、计算子模块，用于计算不同芯片在最大单次曝光区域内的布局方案，得出di数据；
19、比较子模块，用于比较不同di得出di’数据，以及比较不同布局方案得出最优布局方案；输出模块，用于输出包括完整布局方案、最终单次曝光区域等加工所需数据。
20、所述多项目晶圆的芯片布局装置的工作流程为：获取模块获取晶圆有效布局区域、最大单次曝光区域、不同芯片的具体尺寸以及切割道的数据后，将相关数据传输到布局模块；布局模块接收相关数据后通过计算子模块完成各种不同芯片在最大单次曝光区域内的布局方案，并通过比较子模块得出最优布局方案，再通过调整最大单次曝光区域的范围得到最终单次曝光区域及最终芯片布局方案，再进一步在晶圆上布局，完成完整布局，并将完整布局方案传输到输出模块；输出模块接收到完整布局方案、最终单次曝光区域等加工所需数据后，按规定要求输出相应的数据文件。
21、所述多项目晶圆的芯片布局装置，包括：
22、存储器；以及
23、耦接至所述存储器的处理器，所述存储器通过总线与处理器连接，所述处理器通过总线分别与获取模块、布局模块和输出模块连接，所述处理器被配置为基于存储在所述存储器设备中的指令，执行前述任一项所述的多项目晶圆的芯片布局的方法。
24、本专利技术又提供了一种多项目晶圆的芯片布局计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现前述任一项所述多项目晶圆的芯片布局的方法的步骤。
25、本专利技术的有益效果在于：
26、优化了单次曝光区域的范围，提升了有效布局区域面积使用率，进一步提升了整体产率；优化了晶圆边缘区域的布局，可得到更多完整的芯片；
27、采取中心对称布局，便于芯片切割，提升切割效率，进一步降低成本。
本文档来自技高网...【技术保护点】
1.一种多项目晶圆的芯片布局方法，其特征在于，所述多项目晶圆的芯片布局方法包括以下步骤：
2.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述切割道在不同流片厂商有不同范围，所述切割道S为相应流片厂商切割道最小值。
3.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述纵向排满是指通过调整各芯片的倍数，使得所述最大单次曝光区域纵向已经放不下所述方案集P’里的任一芯片，且纵向芯片末端与所述最大单次曝光区域顶端的距离最小。
4.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述调整所述最大单次曝光区域是指将所述最大单次曝光区域的右侧边及顶端边往已排好的芯片末端靠近。
5.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述最终单次曝光区域为提供给流片厂用于加工的单次曝光区域，小于所述最大单次曝光区域。
6.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述完整布局方案还包括最终单次曝光区域尺寸信息。
7.一种多项目晶圆的芯片布局装置，其特征在于，所述多项目晶圆的芯片布局装置
8.如权利要求7所述多项目晶圆的芯片布局装置，其特征在于，所述多项目晶圆的芯片布局装置的工作流程为：获取模块获取晶圆有效布局区域、最大单次曝光区域、不同芯片的具体尺寸以及切割道的数据后，将相关数据传输到布局模块；布局模块接收相关数据后通过计算子模块完成各种不同芯片在最大单次曝光区域内的布局方案，并通过比较子模块得出最优布局方案，再通过调整最大单次曝光区域的范围得到最终单次曝光区域及最终芯片布局方案，再进一步在晶圆上布局，完成完整布局，并将完整布局方案传输到输出模块；输出模块接收到完整布局方案、最终单次曝光区域等加工所需数据后，按规定要求输出相应的数据文件。
9.如权利要求7所述的一种多项目晶圆的芯片布局装置，其特征在于，所述多项目晶圆的芯片布局装置包括：
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1-6任一项所述多项目晶圆的芯片布局方法的步骤。
...【技术特征摘要】
1.一种多项目晶圆的芯片布局方法，其特征在于，所述多项目晶圆的芯片布局方法包括以下步骤：
2.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述切割道在不同流片厂商有不同范围，所述切割道s为相应流片厂商切割道最小值。
3.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述纵向排满是指通过调整各芯片的倍数，使得所述最大单次曝光区域纵向已经放不下所述方案集p’里的任一芯片，且纵向芯片末端与所述最大单次曝光区域顶端的距离最小。
4.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述调整所述最大单次曝光区域是指将所述最大单次曝光区域的右侧边及顶端边往已排好的芯片末端靠近。
5.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述最终单次曝光区域为提供给流片厂用于加工的单次曝光区域，小于所述最大单次曝光区域。
6.如权利要求1所述多项目晶圆的芯片布局方法，其特征在于，所述完整布局方案还包括最终单次曝光区域尺寸信息。
7.一种...
【专利技术属性】
技术研发人员：张智，袁新生，
申请(专利权)人：苏州芈图光电技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。