一种用于可信计算机的控制电路制造技术

本实用新型专利技术属于计算机的技术领域，具体涉及一种用于可信计算机的控制电路，解决的技术问题为：提供一种安全性较高的、避免直接进入操作系统的用于可信计算机的控制电路；采用的技术方案为：一种用于可信计算机的控制电路，包括：用于对主板进行可信度量的可信模块，所述可信模块与CPLD控制电路双向连接，所述CPLD控制电路输出状态控制信号至主板的信号输入端；所述CPLD控制电路包括：控制单元、程序烧录接口单元、存储单元和时钟单元；所述控制单元的输入端与可信模块的信号输出端电连接，所述控制单元与存储单元双向连接，所述控制单元与时钟单元双向连接，所述控制单元的输出端与主板的信号输入端电连接。

【技术实现步骤摘要】
一种用于可信计算机的控制电路
本技术属于计算机的
，具体涉及一种用于可信计算机的控制电路。
技术介绍
随着信息技术的发展，信息的安全问题越来越为人们所重视，作为数据的载体，计算机的可信启动及后续一系列的操作都需要从底层硬件保证整个链路的安全。目前国产CPU技术已经成熟，已经广泛应用于安全可靠计算机中，然而，虽然这类计算机的CPU采用了国产芯片，但是主板上的桥片等关键IO通信接口芯片仍然采用国外设计，从硬件层面来讲，如果芯片留有后门，则整个可信链就会被打破。作为计算机整体而言，从上电到进入操作系统，涉及到底层的主板硬件设计、芯片选型、国产BIOS适配、国产操作系统适配，要想让计算机实现可信可控，然而，目前在底层关键芯片的选择上，南北桥仍然选用外国芯片，这样以来，CPU所发出的所有指令，都必须经过国外桥片进行处理，使得相连的网口，硬盘接口，USB接口等外设信息都有可能被盗窃，带来极大的安全隐患。
技术实现思路
本技术克服现有技术存在的不足，所要解决的技术问题为：提供一种安全性较高的、避免直接进入操作系统的用于可信计算机的控制电路。为了解决上述技术问题，本技术采用的技术方案为：一种用于可信计算机的控制电路，包括：用于对主板进行可信度量的可信模块，所述可信模块与CPLD控制电路双向连接，所述CPLD控制电路输出状态控制信号至主板的信号输入端；所述CPLD控制电路包括：控制单元、程序烧录接口单元、存储单元和时钟单元；所述控制单元的输入端与可信模块的信号输出端电连接，所述控制单元与存储单元双向连接，所述控制单元与时钟单元双向连接，所述控制单元的输出端与主板的信号输入端电连接。优选地，所述控制单元包括：主控芯片U62，所述主控芯片U62的PA3端依次串接电阻R1919、电阻R1898后与可信模块的RCP-GPIO1端相连，所述主控芯片U62的PA5端依次串接电阻R1921、电阻R1899后与可信模块的RCP-GPIO3端相连，所述主控芯片U62的PA7端依次串接电阻R1923、电阻R1900后与可信模块的RCP-GPIO4端相连；所述主控芯片U62的PA1端串接电阻R1917后分别与电阻R1897的一端、场效应管PQ24的漏极相连，所述场效应管PQ24的源极接地，所述场效应管PQ24的栅极分别与电阻R1907的一端、可信模块的RCP-GPIO2_BIT端相连，所述电阻R1907的另一端并接电阻R1897的另一端后与电源端P3V3相连；所述主控芯片U62的VBAT端串接电阻R1908后与电源端P3V3相连，所述主控芯片U62的BOOT0端分别与电阻R1911的一端、电阻R1912的一端相连，所述电阻R1911的另一端接地，所述电阻R1912的另一端与电源端P3V3相连，所述主控芯片U62的BOOT1端分别与电阻R1913的一端、电阻R1910的一端相连，所述电阻R1910的另一端并接主控芯片U62的VSS_1端后接地，所述主控芯片U62的VDD_2端与电源端P3V3相连；所述主控芯片U62的PB10端串接电阻R1925后分别与电阻R1904的一端、场效应管PQ26的栅极相连，所述场效应管PQ26的源极接地，所述场效应管PQ26的漏极分别与电阻R1903的一端、CPLD控制电路的关机信号输出端RCP-POWEROFF端相连，所述电阻R1904的另一端并接电阻R1903的另一端后与电源端P3V3相连；所述主控芯片U62的PB13端串接电阻R1928后与CPLD控制电路的报警信号输出端STM_BUZZER端相连。本技术中，所述的电源端P3V3并接电容C1895的一端后、分别与电容C1896的一端、电容C1897的一端、电容C1898的一端相连，所述电容C1895的另一端并接电容C1896的另一端、电容C1897的另一端、电容C1898的另一端后接地；所述电源端P3V3依次串接电阻R1916、发光二极管LED7后接地。优选地，所述时钟单元包括：晶振Y18和晶振Y19；所述晶振Y18的一端并接电阻R1931后分别与电容C1891的一端、主控芯片U62的OSC32_IN端相连，所述晶振Y18的另一端并接电阻R1931的另一端后分别与电容C1892的一端、主控芯片U62的OSC32_OUT端相连；所述晶振Y19的一端并接电阻R1909后分别与电容C1894的一端、主控芯片U62的OSC_IN端相连，所述晶振Y19的另一端并接电阻R1909的另一端后分别与电容C1893的一端、主控芯片U62的OSC_OUT端相连；所述电容C1891的另一端、电容C1892的另一端、电容C1893的另一端、电容C1894的另一端均接地。优选地，所述存储单元包括：型号为AT24C04存储器U63，所述存储器U63的SCL端与主控芯片U62的SCL端相连，所述存储器U63的SDA端与主控芯片U62的SDA端相连，所述存储器U63的VCC端并接电容C1900的一端后与电源端P3V3相连，所述电容C1900的另一端接地，所述存储器U63的WP端接地，所述存储器U63的A0端并接存储器U63的A1端、存储器U63的A2端、存储器U63的VSS端后接地。优选地，还包括：程序烧录接口单元包括：接口J28，所述接口J28的B1端与接口J28的A1端连接后与电源端P3V3相连；所述接口J28的B2端与主控芯片U62的TRST端相连，所述接口J28的B3端与主控芯片U62的TDI端相连，所述接口J28的B4端与主控芯片U62的TMS端相连，所述接口J28的B5端与主控芯片U62的TCLK端相连；所述接口J28的B7端与主控芯片U62的TDO端相连，所述接口J28的B8端与主控芯片U62的NRST端相连，所述接口J28的B9端与主控芯片U62的TX1端相连，所述接口J28的B10端与主控芯片U62的RX1端相连；所述接口J28的A9端串接电阻R1914后与主控芯片U62的DM端相连，所述接口J28的A10端串接电阻R1915后与主控芯片U62的DP端相连，所述接口J28的A3端并接接口J28的A4端、接口J28的A5端、接口J28的A6端、接口J28的A7端、接口J28的A8端后接地。优选地，所述主控芯片U62为型号为STM32的单片机。本技术与现有技术相比具有以下有益效果：本技术在一种用于可信计算机的控制电路，可信模块对主板进行可信度量后，将度量结果发送至CPLD控制电路，CPLD控制电路将可信模块的度量结果转变为控制主板状态的信号，根据不同情况，输出状态控制信号至主板的信号输入端，与传统方式相比，能够避免直接进入计算机操作系统，提高了计算机的安全性，实用性强。附图说明下面结合附图对本技术做进一步详细的说明。图1为本技术的电路结构示意图；图2为本技术中控制单元的电路连接图；图3为本技术中时钟单元的电路连接图；图4为本技术中程序烧录接口单元的电路连接图；图5为本技术中存储单元的电路连接本文档来自技高网...

【技术保护点】
1.一种用于可信计算机的控制电路，包括：用于对主板（10）进行可信度量的可信模块（20），其特征在于：所述可信模块（20）与CPLD控制电路（30）双向电接，所述CPLD控制电路（30）输出状态控制信号至主板（10）的信号输入端；/n所述CPLD控制电路（30）包括：控制单元（301）、程序烧录接口单元（302）、存储单元（303）和时钟单元（304）；/n所述控制单元（301）的输入端与可信模块（20）的信号输出端电连接，所述控制单元（301）与存储单元（303）双向连接，所述控制单元（301）与时钟单元（304）双向连接，所述控制单元（301）的输出端与主板（10）的信号输入端电连接。/n

【技术特征摘要】
1.一种用于可信计算机的控制电路，包括：用于对主板（10）进行可信度量的可信模块（20），其特征在于：所述可信模块（20）与CPLD控制电路（30）双向电接，所述CPLD控制电路（30）输出状态控制信号至主板（10）的信号输入端；
所述CPLD控制电路（30）包括：控制单元（301）、程序烧录接口单元（302）、存储单元（303）和时钟单元（304）；
所述控制单元（301）的输入端与可信模块（20）的信号输出端电连接，所述控制单元（301）与存储单元（303）双向连接，所述控制单元（301）与时钟单元（304）双向连接，所述控制单元（301）的输出端与主板（10）的信号输入端电连接。


2.根据权利要求1所述的一种用于可信计算机的控制电路，其特征在于：所述控制单元（301）包括：主控芯片U62，所述主控芯片U62的PA3端依次串接电阻R1919、电阻R1898后与可信模块（20）的RCP-GPIO1端相连，所述主控芯片U62的PA5端依次串接电阻R1921、电阻R1899后与可信模块（20）的RCP-GPIO3端相连，所述主控芯片U62的PA7端依次串接电阻R1923、电阻R1900后与可信模块（20）的RCP-GPIO4端相连；所述主控芯片U62的PA1端串接电阻R1917后分别与电阻R1897的一端、场效应管PQ24的漏极相连，所述场效应管PQ24的源极接地，所述场效应管PQ24的栅极分别与电阻R1907的一端、可信模块（20）的RCP-GPIO2_BIT端相连，所述电阻R1907的另一端并接电阻R1897的另一端后与电源端P3V3相连；
所述主控芯片U62的VBAT端串接电阻R1908后与电源端P3V3相连，所述主控芯片U62的BOOT0端分别与电阻R1911的一端、电阻R1912的一端相连，所述电阻R1911的另一端接地，所述电阻R1912的另一端与电源端P3V3相连，所述主控芯片U62的BOOT1端分别与电阻R1913的一端、电阻R1910的一端相连，所述电阻R1910的另一端并接主控芯片U62的VSS_1端后接地，所述主控芯片U62的VDD_2端与电源端P3V3相连；
所述主控芯片U62的PB10端串接电阻R1925后分别与电阻R1904的一端、场效应管PQ26的栅极相连，所述场效应管PQ26的源极接地，所述场效应管PQ26的漏极分别与电阻R1903的一端、CPLD控制电路（30）的关机信号输出端RCP-POWEROFF端相连，所述电阻R1904的另一端并接电阻R1903的另一端后与电源端P3V3相连；所述主控芯片U62的PB13端串接电阻R1928后与CPLD控制电路（30）的报警信号输出端STM_BUZZER端...

【专利技术属性】
技术研发人员：庄杰，张川川，葛芙蓉，
申请(专利权)人：山西百信信息技术有限公司，
类型：新型
国别省市：山西;14