一种主板内存条布局结构制造技术

本实用新型专利技术提供的一种主板内存条布局结构，包括：PCB板，所述PCB板上设置有CPU，所述CPU的两侧对称设置有第一内存条插槽和第二内存条插槽；所述CPU通过MC0通道与第一内存条插槽连接，所述CPU通过MC1通道与第二内存条插槽连接；所述MC0通道、MC1通道的结构相同，均包括：信号线和电源线；所述信号线和电源线分别与不同的参考层连接；本实用新型专利技术具有可减少高速信号之间干扰的有益效果，适用于PCB板设计的技术领域。的技术领域。的技术领域。

【技术实现步骤摘要】
一种主板内存条布局结构


[0001]本技术属于PCB板设计的
，具体涉及一种主板内存条布局结构。

技术介绍

[0002]在主流的主板设计中，内存条的位置必不可少，主板上需要对内存条留有专用的内存插槽，且需要两根独立的内存条插槽，以满足用户的可扩展性使用。
[0003]目前各类厂商在设计主板时，习惯将主板的内存插槽设计在CPU的同侧，这种方式，会导致高速信号线都集中在内存与CPU区域，随着DDR4/DDR5的更新迭代，内存高速走线只会越来越多，速度也越来越快，而在PCB的布局布线中，为了满足信号线组内等长的要求，限制了布线区域只能在内存与CPU之间进行处理，这就导致高速走线过于密集，增加串扰与阻抗不匹配等风险。
[0004]针对上述问题，一般厂家在设计时，通常采用增加层厚，或者扩大布线面积或者牺牲性能，降低主板设计生产中的成品率等方式来解决此问题，以上方式均给企业带来不必要的成本增加。
[0005]此外，内存插槽同侧设置带来的不必要工作量还有内存供电需求，如：根据PCB设计原则，电源与高速信号要做隔离，此时设计人员又不得不在有限的空间中继续分割出必要的电源区域来进行供电方案的设计。
[0006]上述问题不仅会加大设计工作量大，也容易导致整个DDR设计紧密，高速信号之间干扰增大。

技术实现思路

[0007]本技术克服现有技术存在的不足，所要解决的技术问题为：提供可减少高速信号之间干扰的主板内存布局结构。
[0008]为了解决上述技术问题，本技术采用的技术方案为：<br/>[0009]一种主板内存条布局结构，包括：PCB板，所述PCB板上设置有CPU，所述CPU的两侧对称设置有第一内存条插槽和第二内存条插槽；
[0010]所述CPU通过MC0通道与第一内存条插槽连接，所述CPU通过MC1通道与第二内存条插槽连接；
[0011]所述MC0通道、MC1通道的结构相同，均包括：多个信号线，所述信号线用于连通CPU和第一内存条插槽，以及连通CPU第二内存条插槽；所述信号线的参考层为PCB板的第五层。
[0012]优选地，还包括：电源模块，所述电源模块设置在CPU的另一侧、且位于第一内存条插槽和第二内存条插槽之间；
[0013]所述电源模块通过电源线与CPU、第一内存条插槽、第二内存条插槽电连接。
[0014]优选地，所述的信号线包括：数据线、地址线、双向数据选通信号线、数据掩码信号线、逻辑BANK信号线、物理片选信号线、时钟差分信号线、时钟使能信号线和控制信号线；
[0015]所述的电源线包括：VDD电源线、VTT电源线和VREF电源线；
[0016]所述的数据线、地址线、双向数据选通信号线、数据掩码信号线、逻辑BANK信号线、物理片选信号线、时钟差分信号线、时钟使能信号线、控制信号线、VDD电源线、VTT电源线、VREF电源线分别对应的与CPU的数据引脚、地址引脚、双向数据选通信号引脚、数据掩码信号引脚、逻辑BANK信号引脚、物理片选信号引脚、时钟差分信号引脚、时钟使能信号引脚、控制信号引脚、VDD引脚、VTT引脚、VREF引脚电连接。
[0017]优选地，所述PCB板为八层。
[0018]优选地，所述第一内存条插槽和第二内存条插槽均为DDR3内存插槽。
[0019]优选地，所述CPU为龙芯3A3000处理器。
[0020]本技术与现有技术相比具有以下有益效果：
[0021]1、本技术一种主板内存条布局结构，充分考虑CPU相关引脚位置与信号走向，将内存条的安装位置进行了改进，将内存条通过第一内存条插槽20和第二内存条插槽30分别设置在CPU10的两侧，使得主板上的高速走线不再密集，减少高速信号之间的干扰，同时，也可以在较少的层叠设计中满足较为复杂的高速信号排布，实用性强。
[0022]2、本技术中，信号线与电源线与不同的参考层连接；整体内存信号线的参考层为第五层，采用中心对称原则，信号参考平面为一整块GND信号层；在第三、四、六、七层做相应的电源分割，将内存的信号与电源区分对待，能够减少信号线与电源线之间的干扰。
附图说明
[0023]下面结合附图对本技术做进一步详细的说明。
[0024]图1为本技术的电路结构示意图；
[0025]图2为本技术中VDD电源的电路连接图；
[0026]图3为本技术中VREF电源的电路连接图；
[0027]图4为本技术中VTT电源的电路连接图；
[0028]图中：10为CPU、20为第一内存条插槽、30为第二内存条插槽、40为MC0通道、50为MC1通道。
具体实施方式
[0029]为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例；基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0030]其次，本技术结合示意图进行详细描述，在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0031]以下结合附图详细说明所述一种主板内存条布局结构的实施例。
[0032]实施例一
[0033]图1为本技术的电路结构示意图；如图1所示，一种主板内存条布局结构，包
括：PCB板，所述PCB板上设置有CPU10，所述CPU10的两侧对称设置有第一内存条插槽20和第二内存条插槽30；所述CPU10通过MC0通道40与第一内存条插槽20连接，所述CPU10通过MC1通道50与第二内存条插槽30连接；所述MC0通道40、MC1通道50的结构相同，均包括：多个信号线，所述信号线用于连通CPU10和第一内存条插槽20，以及连通CPU10第二内存条插槽30；所述信号线的参考层为PCB板的第五层。
[0034]具体地，所述第一内存条插槽20和第二内存条插槽30均为DDR3内存插槽。
[0035]进一步地，所述CPU10为龙芯3A3000处理器。
[0036]本技术一种主板内存条布局结构，充分考虑CPU相关引脚位置与信号走向，将内存条的安装位置进行了改进，将内存条通过第一内存条插槽20和第二内存条插槽30分别设置在CPU10的两侧，使得主板上的高速走线不再密集，减少高速信号之间的干扰，同时，也可以在较少的层叠设计中满足较为复杂的高速信号排布，实用性强。
[0037]实施例二
[0038]在实施例一的基础上，还包括：电源模块60，所述电源模块60设置在CPU10的另一侧、且位于第一内存条插槽20和第二内存条插槽30之间。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种主板内存条布局结构，包括：PCB板，所述PCB板上设置有CPU（10），其特征在于：所述CPU（10）的两侧对称设置有第一内存条插槽（20）和第二内存条插槽（30）；所述CPU（10）通过MC0通道（40）与第一内存条插槽（20）连接，所述CPU（10）通过MC1通道（50）与第二内存条插槽（30）连接；所述MC0通道（40）、MC1通道（50）的结构相同，均包括多个信号线，所述信号线用于连通CPU（10）和第一内存条插槽（20），以及连通CPU（10）第二内存条插槽（30）；所述信号线的参考层为PCB板的第五层。2.根据权利要求1所述的一种主板内存条布局结构，其特征在于：还包括：电源模块（60），所述电源模块（60）设置在CPU（10）的另一侧、且位于第一内存条插槽（20）和第二内存条插槽（30）之间；所述电源模块（60）通过电源线与CPU（10）、第一内存条插槽（20）、第二内存条插槽（30）电连接。3.根据权利要求2所述的一种主板内存条布局结构，其特征在于：所述的信号线包括：数据线、地址...

【专利技术属性】
技术研发人员：庄杰，唐道光，王宪朝，
申请(专利权)人：山西百信信息技术有限公司，
类型：新型
国别省市：