现场可编程门阵列数据处理方法及装置、可读存储介质制造方法及图纸

本申请公开了现场可编程门阵列数据处理方法及装置、可读存储介质，该方法包括：获取第一配置数据，以使现场可编程门阵列进入工作状态；其中，第一配置数据存储于第一存储器；获取第一逻辑处理单元发送的第二配置数据，以使现场可编程门阵列将第一配置数据和第二配置数据重组，以得到第三配置数据；基于第三配置数据对现场可编程门阵列进行配置。通过上述方式，解决了现有技术中现场可编程门阵列配置数据容易被复制克隆的问题，增强了现场可编程门阵列的数据安全性。

【技术实现步骤摘要】
现场可编程门阵列数据处理方法及装置、可读存储介质
本申请涉及数据处理领域，特别是涉及一种现场可编程门阵列数据处理方法及装置、可读存储介质。
技术介绍
FPGA(现场可编程门阵列)集成度高，编程灵活，比较适合完成时序逻辑，所以广泛运用于诸如通信，医疗，航空，汽车电子，ASIC(专用集成电路)原型验证等领域。利用FPGA编程灵活的特点，通过升级FPGA固件，达到完善产品功能，升级服务的目的。但目前的FPGA基于SRAM(静态随机存取存储器)来进行编程，由于SRAM掉电后不能保存配置数据，使FPGA成为“白片”，因此在FPGA每次上电时必须重新进行配置加载。相关技术中已经有利用Flash存储器(闪存)的电子可擦除可编程以及以快速读取数据的特点来与FPGA配合使用来达到掉电后保存上一次的使用配置的目的。这种方法需要将加载文件预先存放在Flash存储器中，上电后从Flash存储器中读取加载文件配置到FPGA，但是Flash中的配置数据容易被复制克隆，从而造成系统安全和隐私信息的泄露。
技术实现思路
为了解决上述问题，本申请提供一种现场可编程门阵列数据处理方法及装置、可读存储介质，解决了现有技术中现场可编程门阵列配置数据容易被复制克隆的问题，增强了现场可编程门阵列的数据安全性。本申请采用的一种技术方案是提供一种现场可编程门阵列数据处理方法，该方法包括：获取第一配置数据，以使现场可编程门阵列进入工作状态；其中，第一配置数据存储于第一存储器；获取第一逻辑处理单元发送的第二配置数据，以使现场可编程门阵列将第一配置数据和第二配置数据重组，以得到第三配置数据；基于第三配置数据对现场可编程门阵列进行配置。其中，获取第一逻辑处理单元发送的第二配置数据之前，包括：响应于现场可编程门阵列进入工作状态，控制第二逻辑处理单元发送第二配置数据至第一逻辑处理单元。其中，该方法还包括：控制第二逻辑处理单元发送第四配置数据至第一逻辑处理单元，以使第一逻辑处理单元将第四配置数据存储于第二存储器。其中，该方法还包括：控制第二逻辑处理单元发送加载命令至第一逻辑处理单元，以使第一逻辑处理单元从第二存储器中获取与加载命令对应的目标配置数据；控制第一逻辑处理单元将目标配置数据加载至现场可编程门阵列。其中，控制第一逻辑处理单元将目标配置数据加载至现场可编程门阵列之后，包括：控制现场可编程门阵列将第一配置数据和目标配置数据重组，以得到第四配置数据；基于第四配置数据对现场可编程门阵列进行配置。其中，控制现场可编程门阵列将第一配置数据和目标配置数据重组，以得到第四配置数据之后，包括：获取现场可编程门阵列的第二配置数据，将第二配置数据存储于第二存储器，并删除现场可编程门阵列中的第二配置数据和第三配置数据。本申请采用的另一种技术方案是提供一种现场可编程门阵列数据处理装置，该数据处理装置包括：第一逻辑处理单元；第一存储器，用于存储第一配置数据；现场可编程门阵列，与第一逻辑处理单元和第一存储器连接，用于从第一存储器中获取第一配置数据，并在获取到第一逻辑处理单元发送的第二配置数据时，将第一配置数据和第二配置数据重组，以得到第三配置数据，并基于第三配置数据进行配置。其中，数据处理装置还包括第二逻辑处理单元，与第一逻辑处理单元连接，用于向第一逻辑处理单元发送第二配置数据。其中，数据处理装置还包括第二存储器，与第一逻辑处理单元连接；第一逻辑处理单元还用于在获取到第二逻辑处理单元发送第四配置数据时，将第四配置数据存储于第二存储器；或，第一逻辑处理单元还用于在获取到第二逻辑处理单元发送加载命令时，从第二存储器中获取与加载命令对应的目标配置数据，并将目标配置数据加载至现场可编程门阵列。本申请采用的另一种技术方案是提供一种可读存储介质，其特征在于，可读存储介质用于存储程序数据，程序数据在被处理器执行时，用于实现上述技术方案提供的方法。本申请的有益效果是：区别于现有技术的情况，本申请提供的现场可编程门阵列数据处理方法和装置，通过将现场可编程门阵列的配置数据分为两部分，属于基础数据的第一配置数据存储于第一存储器，而属于核心数据的第二配置数据在现场可编程门阵列使用基础数据进入工作状态后再由第一逻辑处理单元发送至现场可编程门阵列进行配置。一方面解决现有技术中配置数据容易被复制克隆的问题，另一方面在保证配置数据加载速度的前提下，增强了现场可编程门阵列工作时的数据安全性。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：图1是本申请提供的现场可编程门阵列数据处理装置第一实施例的结构示意图；图2是本申请提供的现场可编程门阵列数据处理装置第二实施例的结构示意图；图3是本申请提供的现场可编程门阵列数据处理装置第三实施例的结构示意图；图4是本申请提供的现场可编程门阵列数据处理方法第一实施例的流程示意图；图5是本申请提供的现场可编程门阵列数据处理方法第二实施例的流程示意图；图6是本申请提供的可读存储介质一实施例的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。参阅图1，图1是本申请提供的现场可编程门阵列数据处理装置第一实施例的结构示意图。现场可编程门阵列数据处理装置10包括第一逻辑处理单元11、第一存储器12和现场可编辑门阵列13。其中，第一逻辑处理单元11可以是CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)。由围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。并且CPLD保密性好。第一存储器12可以是FLASH存储器、也可以是EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，带电可擦可编程只读存储器本文档来自技高网...

【技术保护点】
1.一种现场可编程门阵列数据处理方法，其特征在于，所述方法包括：/n获取第一配置数据，以使所述现场可编程门阵列进入工作状态；其中，所述第一配置数据存储于第一存储器；/n获取第一逻辑处理单元发送的第二配置数据，以使所述现场可编程门阵列将所述第一配置数据和所述第二配置数据重组，以得到第三配置数据；/n基于所述第三配置数据对所述现场可编程门阵列进行配置。/n

【技术特征摘要】
1.一种现场可编程门阵列数据处理方法，其特征在于，所述方法包括：
获取第一配置数据，以使所述现场可编程门阵列进入工作状态；其中，所述第一配置数据存储于第一存储器；
获取第一逻辑处理单元发送的第二配置数据，以使所述现场可编程门阵列将所述第一配置数据和所述第二配置数据重组，以得到第三配置数据；
基于所述第三配置数据对所述现场可编程门阵列进行配置。


2.根据权利要求1所述的方法，其特征在于，
所述获取第一逻辑处理单元发送的第二配置数据之前，包括：
响应于所述现场可编程门阵列进入工作状态，控制第二逻辑处理单元发送第二配置数据至所述第一逻辑处理单元。


3.根据权利要求1所述的方法，其特征在于，
所述方法还包括：
控制第二逻辑处理单元发送第四配置数据至所述第一逻辑处理单元，以使所述第一逻辑处理单元将所述第四配置数据存储于第二存储器。


4.根据权利要求1所述的方法，其特征在于，
所述方法还包括：
控制第二逻辑处理单元发送加载命令至所述第一逻辑处理单元，以使所述第一逻辑处理单元从第二存储器中获取与所述加载命令对应的目标配置数据；
控制所述第一逻辑处理单元将所述目标配置数据加载至所述现场可编程门阵列。


5.根据权利要求4所述的方法，其特征在于，
所述控制所述第一逻辑处理单元将所述目标配置数据加载至所述现场可编程门阵列之后，包括：
控制所述现场可编程门阵列将所述第一配置数据和所述目标配置数据重组，以得到第四配置数据；
基于所述第四配置数据对所述现场可编程门阵列进行配置。


6.根据权利要求5所述的方法，其特征在于，
所述控...

【专利技术属性】
技术研发人员：黄雪峰，曾崇，
申请(专利权)人：深圳市中网信安技术有限公司，
类型：发明
国别省市：广东;44