包括层叠存储单元的阻变存储器件制造技术

本申请公开一种包括层叠的存储单元的阻变存储器件，包括其中布置有存储单元的多个存储片。第一级字线至第三级字线沿存储片区域的行利用解码电路顺序地层叠在多个存储片区域上。第一级位线被插置在第一级字线和第二级字线之间。第一级位线可以沿存储片区域的列延伸。第二级位线可以被插置在第二级字线和第三级字线之间。第二级位线可以沿存储片区域的列延伸。通过所选存储片区域的解码电路来控制存储片区域之中的所选存储片区域的所选行处的第一级字线和第三级字线以及所选存储片区域的所选列处的第二级位线。通过另一存储片区域的另一解码电路来控制在所选存储片区域的所选行处的第二级字线和在所选存储片区域的所选列处的第一级位线。

【技术实现步骤摘要】
包括层叠存储单元的阻变存储器件相关申请的交叉引用本申请要求于2019年4月10日在韩国知识产权局提交的申请号为10-2019-0041716的韩国申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言可以涉及非易失性存储器件，更具体地涉及包括多个层叠的存储层(deck)的阻变存储器件。
技术介绍
为了提供具有高容量和低功耗的存储器件，已经研究了没有定期刷新的非易失性类型的下一代存储器件。下一代存储器件可能需要动态随机存取存储器(DRAM)的高度集成、刷新存储器的非易失性、SRAM的快速等。作为下一代存储器件的阻变存储器件可以包括相变RAM(PCRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)、电阻式RAM(ReRAM)等。PCRAM可以包括布置在字线和位线的重叠部分处的开关元件和储存元件。因此，PCRAM的存储单元阵列结构可以被称为交叉点阵列。下一代存储器件还可能需要高度集成。因此，可以提出包括交替层叠的字线和位线的层叠存储单元结构。
技术实现思路
在本公开的示例实施例中，一种阻变存储器件可以包括其中布置有存储单元的多个存储片(tile)。第一级字线至第三级字线可以沿存储片区域的行利用解码电路顺序地层叠在多个存储片区域上。第一级位线可以被插置在第一级字线和第二级字线之间。第一级位线可以沿存储片区域的列延伸。第二级位线可以被插置在第二级字线和第三级字线之间。第二级位线可以沿存储片区域的列延伸。可以通过所选存储片区域的解码电路来控制存储片区域之中的所选存储片区域的所选行处的第一级字线和第三级字线以及所选存储片区域的所选列处的第二级位线。可以通过另一存储片区域的另一解码电路来控制在所选存储片区域的所选行处的第二级字线和在所选存储片区域的所选列处的第一级位线。在本公开的示例实施例中，一种阻变存储器件可以包括多个存储片和控制块。层叠在具有控制块的每个存储片上的第一存储层可以包括顺序层叠在具有控制块的每个存储片区域上的第一级字线、第一级存储单元和第一级位线。第二存储层可以包括顺序层叠在第一存储层的第一级位线上的第二级存储单元和第二级字线。第三存储层可以包括顺序层叠在第二存储层的第二级字线上的第三级存储单元和第二级位线。第四存储层可以包括顺序层叠在第三存储层的第二级位线上的第四级存储单元和第三级字线。可以通过所选存储片区域的行开关来控制存储片区域之中的所选存储片区域的所选行处的第一级字线的和第三级字线以及与所选存储片区域相邻的第一存储片区域的所选行处的第二级字线。可以通过所选存储片区域的列开关来控制所选存储片区域的所选列处的第二级位线以及与所选存储片区域相邻的第二存储片区域处的第一级位线。在本公开的示例实施例中，一种阻变存储器件可以包括第一存储层、第二存储层、第三存储层和第四存储层。第一存储层可以包括顺序层叠在控制块上的第一级字线、第一级存储单元和第一级位线。第二存储层可以包括顺序层叠在第一存储层的第一级位线上的第二级存储单元和第二级字线。第三存储层可以包括顺序层叠在第二存储层的第二级字线上的第三级存储单元和第二级位线。第四存储层可以包括顺序层叠在第三存储层的第二级位线上的第四级存储单元和第三级字线。第一级字线至第三级字线可以与第一级位线和第二级位线相交。第一级位线和第二级位线可以以不断开的两个存储片为单位延伸。第一级位线和第二级位线可以以交错的形状被布置为在所选存储片区域上彼此重叠。所选存储片区域中的第一级位线可以具有与所选存储片区域的列开关电连接的中心部分。所选存储片区域中的第二级位线可以具有与所选存储片区域相邻的存储片区域的列开关电连接的中心部分。在本公开的示例实施例中，一种阻变存储系统可以包括处理器、控制器和存储器件。该存储器件可以包括其中布置有存储单元的多个存储片。第一级字线至第三级字线可以沿存储片区域的行利用解码电路顺序层叠在多个存储片区域上。第一级位线可以插置在第一级字线与第二级字线之间。第一级位线可以沿存储片区域的列延伸。第二级位线可以插置在第二级字线与第三级字线之间。第二级位线可以沿存储片区域的列延伸。可以通过所选存储片区域的解码电路来控制存储片区域之中的所选存储片区域的所选行处的第一级字线和第三级字线以及所选存储片区域的所选列处的第二级位线。可以通过另一存储片区域的另一解码电路来控制所选存储片区域的所选行处的第二级字线以及所选存储片区域的所选列处的第一级位线。附图说明通过结合附图进行的以下详细描述，将更清楚地理解本公开的主题的上述和其他方面、特征和优点，其中：图1是示出根据示例实施例的半导体系统的框图；图2是示出根据示例实施例的阻变存储器件的存储单元阵列的透视图；图3是示出根据示例实施例的存储片的透视图；图4是示出根据示例实施例的存储层的电路图；图5是示出根据示例实施例的存储单元的透视图；图6是示出根据示例实施例的控制块的平面图；图7是示出根据示例实施例的包括多个存储片的存储阵列存储片(memoryarraytile，MAT)的平面图；图8是沿图7中的线VIII-VIII′截取的截面图；图9是沿图7中的线IX-IX′截取的截面图；以及图10是示出根据示例实施例的位线的布置的截面图。具体实施方式将参考附图更详细地描述本专利技术的各种实施例。附图是各种实施例(和中间结构)的示意图示。这样，可以预期由于例如制造技术和/或公差引起的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于在此示出的特定配置和形状，而是可以包括在不脱离所附权利要求书所限定的本专利技术的精神和范围的配置和形状上的偏差。在此参考本专利技术的理想实施例的截面图和/或平面图示描述了本专利技术。然而，本专利技术的实施例不应被解释为限制本专利技术构思。尽管将示出和描述本专利技术的一些实施例，但是本领域普通技术人员将理解的是，在不脱离本专利技术的原理和精神的情况下可以对这些实施例进行改变。尽管可以使用诸如“第一”和“第二”的术语来描述各种组件，但是这些组件一定不能被理解为限于以上术语。以上术语仅被用于区分一个组件与另一个组件。例如，在不脱离本公开的权利范围的情况下，第一组件可以被称为第二组件，并且同样，第二组件可以被称为第一组件。将理解的是，当元件被称为“连接”或“耦接”至另一元件时，它可以直接连接或耦接到另一元件，或者也可以存在居间元件。相反，当一个元件被称为“直接连接”或“直接耦接”至另一元件时，不存在居间元件。将理解的是，当元件被称为在两个元件之间时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个居间元件。在本申请中使用的术语仅用于描述特定实施例，并且无意于限制本公开。除非上下文另外明确指出，否则本公开中的单数形式也意图包括复数形式。还将理解的是，诸如“包括”或“具有”等术语旨在指示说明书中公开的特征、数量、操作、动作、组件、部件或其组合的存在，而不旨在排除可能存在或可本文档来自技高网...

【技术保护点】
1.一种阻变存储器件，包括：/n多个存储片，在所述多个存储片中布置有存储单元；/n第一级字线至第三级字线，其沿着每个存储片的行顺序地层叠在所述多个存储片中的每一个上；/n第一级位线，其被插置在第一级字线和第二级字线之间，并沿着每个存储片的列延伸；以及/n第二级位线，其被插置在第二级字线和第三级字线之间，并沿着每个存储片的列延伸，/n其中，所选存储片的所选行的第一级字线和第三级字线以及所述所选存储片的所选列的第二级位线由所述所选存储片的解码电路来控制，以及/n其中，所述所选存储片中的所选行的第二级字线和所选列的第一级位线由另一存储片的另一解码电路来控制。/n

【技术特征摘要】
20190410 KR 10-2019-00417161.一种阻变存储器件，包括：
多个存储片，在所述多个存储片中布置有存储单元；
第一级字线至第三级字线，其沿着每个存储片的行顺序地层叠在所述多个存储片中的每一个上；
第一级位线，其被插置在第一级字线和第二级字线之间，并沿着每个存储片的列延伸；以及
第二级位线，其被插置在第二级字线和第三级字线之间，并沿着每个存储片的列延伸，
其中，所选存储片的所选行的第一级字线和第三级字线以及所述所选存储片的所选列的第二级位线由所述所选存储片的解码电路来控制，以及
其中，所述所选存储片中的所选行的第二级字线和所选列的第一级位线由另一存储片的另一解码电路来控制。


2.根据权利要求1所述的阻变存储器件，其中，所述存储单元被设置在：所述第一级字线与所述第一级位线之间的相交部分处、所述第一级位线与所述第二级字线之间的相交部分处、所述第二级字线与所述第二级位线之间的相交部分处、以及所述第二级位线与所述第三级字线之间的相交部分处。


3.根据权利要求1所述的阻变存储器件，其中，所述解码电路包括：
行开关单元，其包括连接到每个行的多个行开关晶体管，其中，所述多个行开关单元中的每一个被配置为以所有字线都连接到所述多个行开关单元中的一个的方式连接到不同的字线组；以及
列开关单元，其包括连接到每个列的列开关晶体管，其中，所述多个列开关单元中的每一个被配置为以所有位线都连接到所述多个列开关单元中的一个的方式连接到不同的位线组。


4.根据权利要求1所述的阻变存储器件，其中，所述解码电路包括：
第一行开关单元，其用于控制所述行之中的上行；以及
第二行开关单元，其用于控制所述行之中的下行，
其中，所述第一行开关单元被布置在每个所述上行的一端处，且所述第二行开关单元被布置在每个所述下行的另一端处。


5.根据权利要求4所述的阻变存储器件，其中，所述第一行开关单元包括被布置在每个所述上行的一端处的行开关晶体管，且所述第二行开关单元包括被布置在每个所述下行的另一端处的行开关晶体管。


6.根据权利要求4所述的阻变存储器件，其中，位于所述所选存储片的所选行处的第一级字线和第三级字线与位于与所述所选存储片相邻的存储片的所选行处的第二级字线、以及所述所选存储片的第一行开关单元或第二行开关单元共同连接，
位于所述所选存储片的所选行处的第二级字线与位于与所述所选存储片相邻的存储片的所选行处的第一级字线和第三级字线、以及相邻的存储片的第一行开关单元或第二行开关单元共同连接，以及
与所述所选存储片相邻的存储片沿所述字线的延伸方向定位为与所述所选存储片相邻。


7.根据权利要求1所述的阻变存储器件，其中，所述解码电路包括：
第一列开关单元，其用于控制所述列之中的左侧列；以及
第二列开关单元，其用于控制所述列之中的右侧列，
其中，所述第一列开关单元被布置在每个所述左侧列的一端处，且所述第二列开关单元被布置在每个所述右侧列的另一端处。


8.根据权利要求7所述的阻变存储器件，其中，所述第一列开关单元包括被布置在每个所述左侧列的一端处的列开关晶体管，且所述第二列开关单元包括被布置在每个所述右侧列的另一端处的列开关晶体管。


9.根据权利要求8所述的阻变存储器件，其中，位于所述所选存储片的所选列处的第二级位线与位于与所述所选存储片相邻的存储片的所选列处的第一级位线、以及所述所选存储片的第一列开关或第二列开关电连接，
位于所述所选存储片的所选列处的第一级位线与位于与所述所选存储片相邻的存储片的所选列处的第二级位线、以及所述相邻存储片的第一列开关或第二列开关电连接，以及
与所述所选存储片相邻的存储片沿所述位线的延伸方向定位为与所述所选存储片相邻。


10.根据权利要求9所述的阻变存储器件，其中，所述第一级位线和所述第二级位线以所述存储片为单位来布置。


11.根据权利要求9所述的阻变存储器件，其中，所述第一级位线和所述第二级位线以不断开的两个存储片为单位来延伸，并且所述第一级位线和所述第二级位线以交错的形状被布置为在所述所选存储片上彼此重叠。


12.根据权利要求11所述的阻变存储器件，其中，所述第一级位线和所述第二级位线位于对应的存储片上重叠的同一列处，
位于同一列处的第一级位线和第二级位线的中心部分被布置在所述对应存储片的两侧处，以及
所述第一级...

【专利技术属性】
技术研发人员：金东槿，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR