【技术实现步骤摘要】
非易失性存储器件本申请要求于2019年3月28日提交的韩国专利申请No.10-2019-0035852和于2019年9月5日提交的韩国专利申请No.10-2019-0109958的优先权，这些申请中每件申请的公开内容通过引用一并于此。
本公开涉及一种非易失性存储器件，具体地涉及一种电阻存储器件。
技术介绍
电阻存储器件将数据记录在包括可变电阻器元件的存储单元上。为了读取存储单元中记录的数据，可以向存储单元提供读取电流TREAD。另外，可以向记录有参考数据的参考单元提供读取电流IREAD，以便读出存储单元数据。为了成功读取存储单元数据，为参考单元设置稳定的参考电平是重要的。然而，参考单元可以具有连接到多个存储单元(即，正常存储单元)的结构。由于这种结构的参考单元被访问的次数大于正常存储单元被访问的次数，因此参考单元可能会承受高读取压力，结果参考单元的稳定性可能会下降，并且可能存在读取干扰率(RDR)增加的问题。因此，需要一种在上述情况下用于改进稳定参考电平的方法。
技术实现思路
本公开要实现...
【技术保护点】
1.一种非易失性存储器件，包括：/n存储单元，包括第一可变电阻器和单元晶体管的第一串联连接；/n参考单元，包括第二可变电阻器和参考单元晶体管的第二串联连接；/n第一电流源，被配置为向所述存储单元提供第一读取电流；/n第二电流源，被配置为向所述参考单元提供第二读取电流；以及/n第一字线，/n其中，所述单元晶体管的栅极和所述参考单元晶体管的栅极连接到所述第一字线，以及/n其中，所述第一电流源和所述第二电流源被配置为相对于所述第一字线在彼此相反的方向上提供所述第一读取电流和所述第二读取电流。/n
【技术特征摘要】
20190328 KR 10-2019-0035852;20190905 KR 10-2019-011.一种非易失性存储器件，包括：
存储单元，包括第一可变电阻器和单元晶体管的第一串联连接；
参考单元，包括第二可变电阻器和参考单元晶体管的第二串联连接；
第一电流源，被配置为向所述存储单元提供第一读取电流；
第二电流源，被配置为向所述参考单元提供第二读取电流；以及
第一字线，
其中，所述单元晶体管的栅极和所述参考单元晶体管的栅极连接到所述第一字线，以及
其中，所述第一电流源和所述第二电流源被配置为相对于所述第一字线在彼此相反的方向上提供所述第一读取电流和所述第二读取电流。
2.根据权利要求1所述的非易失性存储器件，
其中，所述存储单元的所述第一可变电阻器和所述单元晶体管连接在第一位线与第一源极线之间，
其中，所述第二可变电阻器和所述参考单元晶体管连接在第二位线与第二源极线之间，
其中，所述第一电流源被配置为提供所述第一读取电流，以从所述第一源极线流经所述存储单元到所述第一位线，以及
其中，所述第二电流源被配置为提供所述第二读取电流，以从所述第二位线流经所述参考单元到所述第二源极线。
3.根据权利要求2所述的非易失性存储器件，其中，所述第一电流源在第一节点处连接在所述第一源极线与所述存储单元之间，以及所述第二电流源在第二节点处连接在所述第二位线与所述参考单元之间。
4.根据权利要求3所述的非易失性存储器件，还包括：
读出放大器，被配置为比较所述第一节点的电压和所述第二节点的电压，以确定所述存储单元的数据值。
5.根据权利要求1所述的非易失性存储器件，
其中，所述存储单元的所述第一可变电阻器和所述单元晶体管连接在第一位线与第一源极线之间，
其中，所述第二可变电阻器和所述参考单元晶体管连接在第二位线与第二源极线之间，
其中，所述第一电流源被配置为提供所述第一读取电流，以从所述第一位线流经所述存储单元到所述第一源极线，以及
其中，所述第二电流源被配置为提供所述第二读取电流，以从所述第二源极线流经所述参考单元到所述第二位线。
6.根据权利要求5所述的非易失性存储器件，其中，所述第一电流源在第一节点处连接在所述第一位线与所述存储单元之间，以及所述第二电流源在第二节点处连接在所述第二源极线与所述参考单元之间。
7.根据权利要求6所述的非易失性存储器件，还包括：
读出放大器，被配置为比较所述第一节点的电压和所述第二节点的电压，以确定所述存储单元的数据值。
8.根据权利要求1所述的非易失性存储器件，还包括：
控制逻辑电路，被配置为控制所述第一读取电流和所述第二读取电流的值和流动方向。
9.根据权利要求1所述的非易失性存储器件，还包括：
存储单元阵列，包括第一正常存储单元区和参考单元区，所述第一正常存储单元区包括所述存储单元，所述参考单元区包括所述参考单元。
10.根据权利要求9所述的非易失性存储器件，
其中，所述...
【专利技术属性】
技术研发人员：表锡洙，郑铉泽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。