基于背部液冷导入的堆叠封装结构及其制备方法技术

本发明专利技术提供一种基于背部液冷导入的堆叠封装结构及制备方法，制备方法包括：在第一半导体衬底中制备凹槽以及连通孔，并在凹槽中嵌入第一芯片，在第二半导体衬底中制备微流道槽，将第一半导体衬底与第二半导体衬底键合，连通孔与微流道槽连通形成微流道结构，实现器件的背部散热。本发明专利技术的基于背部液冷导入的堆叠封装结构及其制备方法，通过对各个形成封装结构的半导体衬底的加工技术，例如，通过硅片加工技术，制作一种带有微流通道结构散热器的底座，在底座上面开空腔用于放置竖立的射频模组，同时，在底座的背面做供液系统，使不同层的芯片都能够有独立的微流道供液，散热性能良好。

【技术实现步骤摘要】
基于背部液冷导入的堆叠封装结构及其制备方法
本专利技术属于半导体
，特别是涉及一种基于背部液冷导入的堆叠封装结构及其制备方法。
技术介绍
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。但是，对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是，对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA（功率放大器/低噪声放大器），需要把PA/LNA堆叠或者竖立放置。这样散热结构就要采用更先进的液冷或者相变制冷工艺，然而，现有技术中难以做到对上述堆叠结构封装时进行有效散热。例如，一般可以用金属加工的方式做射频模组的底座，底座里面设置微流通道，采用焊接的工艺使模组固定在金属底座上完成芯片的放置，但是这样散热流体跟发热芯片之间将通过几层来导热，不利于散热。因此，如何提供一种基于背部液冷导入的堆叠封装结构及其制备方法，以解决现有技术中的上述技术问题实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于背部液冷导入的堆叠封装结构及其制备方法，用于解决现有技术中等问题。为实现上述目的及其他相关目的，本专利技术提供一种基于背部液冷导入的堆叠封装结构的制备方法，包括如下步骤：提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；自所述第二面于所述第一半导体衬底中形成若干个凹槽，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间；于所述凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，并于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；于所述第一半导体衬底中形成若干个贯穿所述第一半导体衬底的连通孔，且所述连通孔形成于所述第一芯片的外围；提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面制备第二再布线结构，所述第二再布线结构包括若干个与所述第三连接柱结构一一对应的连接块，所述连接块形成于所述第三连接柱结构表面；自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；自所述第四面于所述第二半导体衬底中形成微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；将所述第一半导体衬底的所述第一面与所述第二半导体衬底的所述第四面键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；于所述第一半导体的所述第二面上制作盖帽得到芯片堆叠结构，其中，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道。可选地，形成所述芯片堆叠结构后还包括步骤：于所述第二再布线结构的所述连接块上制备与所述连接块一一对应的金属凸块，并通过所述金属凸块将所述芯片堆叠结构焊接在PCB板上；于所述PCB板远离所述芯片堆叠结构的一侧形成天线结构；于所述芯片堆叠结构的外围形成固化层，所述固化层包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙；于所述芯片堆叠结构远离所述PCB板的一侧形成具有贯通孔的微流道装置，其中，所述贯通孔通过所述盖帽流道与所述微流道结构相连通。可选地，所述第一连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第一TSV孔的内壁与所述种子层之间；所述第二连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第二TSV孔的内壁与所述种子层之间；所述第三连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第三TSV孔的内壁与所述种子层之间。可选地，形成所述第一连接柱结构及所述第二连接柱结构之后还包括步骤：于所述第一半导体衬底的所述第一面制备第一中间连接结构，所述第一中间连接结构包括若干个与所述第一连接结构及所述第二连接结构分别一一对应的第一中间连接块，所述第一连接柱结构及所述第二连接柱结构通过所述第一中间连接块与对应的所述第三连接柱结构相连接；和/或，减薄所述第二半导体衬底之后还包括步骤：于所述第二半导体衬底的所述第二面制备第二中间连接结构，所述第二中间连接结构包括若干个与所述第三连接柱结构一一对应的第二中间连接块，所述第三连接柱结构通过所述第二中间连接块与所述第一连接柱结构及所述第二连接柱结构相连接。可选地，所述第一半导体衬底中的所述连通孔的直径介于1μm-10000μm之间。可选地，所述第一半导体衬底与所述第二半导体衬底键合之后且在形成所述盖帽前还包括步骤：在所述第一半导体的所述第二面上制备至少一个芯片封装组件，所述芯片封装组件包括衬底、形成在所述衬底中的第二芯片及形成在所述第二芯片外围且贯穿所述衬底的中间连通孔，所述中间连通孔与所述微流道结构相连通，所述盖帽制备在所述芯片封装组件上。本专利技术还提供另外一种基于背部液冷导入的堆叠封装结构的制备方法，包括如下步骤：提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；自所述第二面于所述第一半导体衬底中形成若干个第一凹槽，所述第一凹槽的底部显露所述第二连接柱结构，且所述第一凹槽形成于相邻的所述第一连接柱结构之间；于所述第一凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；于本文档来自技高网...

【技术保护点】
1.一种基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，包括如下步骤：/n提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；/n于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；/n自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；/n自所述第二面于所述第一半导体衬底中形成若干个凹槽，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间；/n于所述凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，并于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；/n于所述第一半导体衬底中形成若干个贯穿所述第一半导体衬底的连通孔，且所述连通孔形成于所述第一芯片的外围；/n提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；/n于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面制备第二再布线结构，所述第二再布线结构包括若干个与所述第三连接柱结构一一对应的连接块，所述连接块形成于所述第三连接柱结构表面；/n自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；/n自所述第四面于所述第二半导体衬底中形成微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；/n将所述第一半导体衬底的所述第一面与所述第二半导体衬底的所述第四面键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；/n于所述第一半导体衬底的所述第二面上制作盖帽得到芯片堆叠结构，其中，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道。/n...

【技术特征摘要】
1.一种基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，包括如下步骤：
提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；
于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；
自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；
自所述第二面于所述第一半导体衬底中形成若干个凹槽，所述凹槽的底部显露所述第二连接柱结构，且所述凹槽形成于相邻的所述第一连接柱结构之间；
于所述凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，并于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
于所述第一半导体衬底中形成若干个贯穿所述第一半导体衬底的连通孔，且所述连通孔形成于所述第一芯片的外围；
提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；
于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面制备第二再布线结构，所述第二再布线结构包括若干个与所述第三连接柱结构一一对应的连接块，所述连接块形成于所述第三连接柱结构表面；
自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；
自所述第四面于所述第二半导体衬底中形成微流道槽，所述微流道槽显露部分所述第三连接柱结构，且所述微流道槽的底部低于所述第三连接柱结构显露的端面；
将所述第一半导体衬底的所述第一面与所述第二半导体衬底的所述第四面键合，所述第一连接柱结构及所述第二连接柱结构均分别与所述第三连接柱结构对应连接，两个所述连通孔与对应位于二者之间的所述微流道槽相连通形成微流道结构；
于所述第一半导体衬底的所述第二面上制作盖帽得到芯片堆叠结构，其中，所述盖帽中形成有上下贯穿所述盖帽且与所述微流道结构相连通的盖帽流道。


2.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，形成所述芯片堆叠结构后还包括步骤：
于所述第二再布线结构的所述连接块上制备与所述连接块一一对应的金属凸块，并通过所述金属凸块将所述芯片堆叠结构焊接在PCB板上；
于所述PCB板远离所述芯片堆叠结构的一侧形成天线结构；
于所述芯片堆叠结构的外围形成固化层，所述固化层包围所述芯片堆叠结构并填充满所述芯片堆叠结构与所述PCB板之间的间隙；
于所述芯片堆叠结构远离所述PCB板的一侧形成具有贯通孔的微流道装置，其中，所述贯通孔通过所述盖帽流道与所述微流道结构相连通。


3.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，所述第一连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第一TSV孔的内壁与所述种子层之间；所述第二连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第二TSV孔的内壁与所述种子层之间；所述第三连接结构自内向外依次包括金属层、包围所述金属层的种子层以及包围所述种子层的阻挡层，所述阻挡层形成于所述第三TSV孔的内壁与所述种子层之间。


4.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，形成所述第一连接柱结构及所述第二连接柱结构之后还包括步骤：于所述第一半导体衬底的所述第一面制备第一中间连接结构，所述第一中间连接结构包括若干个与所述第一连接结构及所述第二连接结构分别一一对应的第一中间连接块，所述第一连接柱结构及所述第二连接柱结构通过所述第一中间连接块与对应的所述第三连接柱结构相连接；和/或，减薄所述第二半导体衬底之后还包括步骤：于所述第二半导体衬底的所述第二面制备第二中间连接结构，所述第二中间连接结构包括若干个与所述第三连接柱结构一一对应的第二中间连接块，所述第三连接柱结构通过所述第二中间连接块与所述第一连接柱结构及所述第二连接柱结构相连接。


5.根据权利要求1所述的基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，所述第一半导体衬底与所述第二半导体衬底键合之后且在形成所述盖帽之前还包括步骤：在所述第一半导体的所述第二面上制备至少一个芯片封装组件，所述芯片封装组件包括中间衬底、形成在所述中间衬底中的第二芯片以及形成在所述第二芯片外围且贯穿所述中间衬底的中间连通孔，所述中间连通孔与所述微流道结构相连通，所述盖帽制备在所述芯片封装组件上。


6.一种基于背部液冷导入的堆叠封装结构的制备方法，其特征在于，包括如下步骤：
提供具有相对的第一面和第二面的第一半导体衬底，自所述第一面在所述第一半导体衬底中制备由若干个TSV孔构成的TSV孔阵列，所述TSV孔阵列包括具有第一深度的第一TSV孔及第二深度的第二TSV孔，所述第一深度大于所述第二深度；
于各所述TSV孔中至少填充导电材料，以对应所述第一TSV孔形成若干个第一连接柱结构，对应所述第二TSV孔形成若干个第二连接柱结构；
自所述第二面对所述第一半导体衬底进行减薄处理，以显露所述第一连接柱结构；
自所述第二面于所述第一半导体衬底中形成若干个第一凹槽，所述第一凹槽的底部显露所述第二连接柱结构，且所述第一凹槽形成于相邻的所述第一连接柱结构之间；
于所述第一凹槽中嵌入第一芯片，所述第一芯片的正面朝向所述第二面，于所述第二面制作第一再布线结构，所述第一再布线结构连接所述第一芯片与所述第一连接柱结构；
于所述第一半导体衬底的所述第二面上制作覆盖所述第一芯片的盖帽，并自所述第一面在所述第一半导体衬底中形成微流道槽，其中，所述微流道槽显露部分所述第一连接柱结构及第二连接柱结构，且所述微流道槽的底部低于所述第一连接柱结构及第二连接柱结构显露的端面；
提供具有相对的第三面和第四面的第二半导体衬底，并自所述第三面在所述第二半导体衬底中制备由若干个第三TSV孔；
于各所述第三TSV孔中至少填充导电材料，以对应所述第三TSV孔形成若干个第三连接柱结构，并于所述第三面上制备连接各所述第三连接柱结构的第二再布线结构；
自所述第四面对所述第二半导体衬底进行减薄处理，以显露所述第三连接柱结构；
自所述第四面于所述第二半导体衬底中形成若干个第二凹槽，所述第二凹槽形成于相邻的所述第三连接柱结构之间；
于所述...

【专利技术属性】
技术研发人员：冯光建，黄雷，高群，郭西，顾毛毛，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：浙江;33