嵌入T线圈内的峰化电感器制造技术

本发明专利技术涉及嵌入T线圈内的峰化电感器，揭示包括峰化电感器及T线圈的结构，以及与形成此类结构关联的方法。后端工艺互连结构包括第一金属化层级、第二金属化层级，以及设置于该第一金属化层级与该第二金属化层级之间的第三金属化层级。该T线圈包括具有设置于该第一金属化层级中的第一线圈的第一电感器以及具有设置于该第二金属化层级中的第二线圈的第二电感器。峰化电感器包括设置于该第三金属化层级中的线圈。该第一电感器的该第一线圈、该第二电感器的该第二线圈，以及该峰化电感器的该线圈以叠置布置堆叠于该后端工艺互连结构中。

【技术实现步骤摘要】
嵌入T线圈内的峰化电感器
本专利技术涉及半导体装置制造及集成电路，尤其涉及包括峰化电感器及T线圈的结构，以及与形成此类结构关联的方法。
技术介绍
电感器代表一种片上被动装置，常用于被设计为在高频操作的许多类型的单片集成电路中。可在芯片上的后端工艺(back-end-of-line；BEOL)互连结构的金属化层级中制造电感器。电感器可由品质因数表征，该品质因数是代表能量损耗与能量储存之间的关系的度量的品质因数。品质因数的高值反映对于芯片的衬底的低能量损耗。不过，增加品质因数是以增加电感器的尺寸为代价的。片上电感器的设计常常必须平衡该芯片上的该电感器所占据的空间与该电感器的品质因数的值作为折中。芯片在电路设计中可将片上电感器与T线圈集成，以提供电感峰化。这些电路设计往往相当低效地利用BEOL互连结构中的可用空间。尤其，在芯片布局中常使用完全隔开且侧向扩展的区域来放置该片上峰化电感器以及放置该T线圈。该T线圈及片上峰化电感器还具有单独的禁止区(keepoutzone)，其进一步加剧了芯片上的可用空间的低效利用。需要包括峰化电感器及T线圈的改进结构以及与形成此类结构关联的方法。
技术实现思路
在本专利技术的一个实施例中，一种结构包括后端工艺互连结构，其具有第一金属化层级、第二金属化层级，以及设置于该第一金属化层级与该第二金属化层级之间的第三金属化层级。该结构还包括具有第一电感器及第二电感器的T线圈，该第一电感器具有设置于该第一金属化层级中的第一线圈且该第二电感器具有设置于该第二金属化层级中的第二线圈。峰化电感器包括设置于该第三金属化层级中的线圈。该第一电感器的该第一线圈、该第二电感器的该第二线圈，以及该峰化电感器的该线圈以叠置布置堆叠于该后端工艺互连结构中。在本专利技术的一个实施例中，一种方法包括形成具有设置于后端工艺互连结构的第一金属化层级中的第一线圈的T线圈的第一电感器，形成具有设置于该后端工艺互连结构的第二金属化层级中的第二线圈的该T线圈的第二电感器，以及形成具有设置于该后端工艺互连结构的第三金属化层级中的线圈的峰化电感器。该第三金属化层级设置于该第一金属化层级与该第二金属化层级之间。该第一电感器的该第一线圈、该第二电感器的该第二线圈，以及该峰化电感器的该线圈以叠置布置堆叠于该后端工艺互连结构中。附图说明包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关实施例的详细说明一起用以解释本专利技术的实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。图1显示依据本专利技术的实施例包括电感器及T线圈的电路的电路图。图2显示图1的电感器及T线圈的立体图，其中，为说明简单，省略层间介电层。图3显示大体沿图2中的线3-3所作的剖视图。图4显示大体沿图2中的线4-4所作的剖视图。图5显示大体沿图2中的线5-5所作的剖视图。具体实施方式请参照图1并依据本专利技术的实施例，电路10包括设于芯片上的多个电感器12、14、16，该芯片还包括通过前端工艺(front-end-of-line；FEOL)制程所制造的一个或多个集成电路。电感器12、14、16位于该芯片的互连结构30内(图2-4)，该互连结构可通过后端工艺(BEOL)制程形成。电感器12、14被包括于电路10中作为T线圈的连接组件。该T线圈中所包括的电感器12、14的匝数或绕组与电感器16的匝数或绕组沿直立方向堆叠，如后面所述，以提供具有堆叠布置的绕组的复合结构。与非堆叠布置相比，电感器12、14、16的该绕组的该堆叠布置提供更紧凑的结构。电感器12的端子11、电感器14的端子13，以及电感器16的端子15耦接于共同节点18。电路10还可包括静电放电装置20、22，输入/输出垫24，设计组件26，以及传输线终端电阻器29。设计组件26可为驱动或增益级，例如放大器。电感器16可具有与设计组件26耦接的端子17。输入/输出垫24与电感器12的端子25耦接，静电放电装置20、22与共同节点18耦接，且传输线终端电阻器29(例如，50欧姆金属电阻器)与电感器14的端子27耦接。信号可从信号路径中的输入/输出垫24经过电路10被发送至设计组件26。静电放电装置20、22可用以保护设计组件26的敏感装置结构免于接收在输入/输出垫24所发生的静电放电事件的高电流。静电放电装置20、22可为例如二极管串的二极管。该T线圈的电感器12、14可具有寄生电容的特征，尽管不是实际的物理电路组件，它由符号CT在图1中示意表示。电感器16可用于例如高速收发器设计中的带宽扩展，在本文中也被称为峰化电感器。该T线圈的电感器12、14可用于高速收发器设计中，以补偿静电放电装置20、22的电容，从而例如保持回波损耗并减少插入损耗。请参照图2-5并依据本专利技术的实施例，该T线圈的电感器12、14与电感器16可在该后端工艺(BEOL)互连结构(通常以附图标记30表示)的多个金属化层级内以直立间隔布置的复合结构堆叠。该复合结构的电感器12、14、16共同包括多个线圈，它们堆叠于属于多个金属化层级的层间介电层62、66、70、74、78内。各电感器12、14、16可分别包括一个或多个线圈，它们分别堆叠于该金属化层级的其中一个或多个内，并且可并联及/或串联连接。在一个实施例中，该复合结构的电感器12、14、16可包括设置于五个不同的金属化层级中的五个线圈。在一个实施例中，电感器12、14、16的该些线圈设置于不同的金属化层级中，在每个金属化层级中仅具有单个线圈。电感器12的线圈、电感器14的线圈，以及电感器16的线圈以叠置布置堆叠于BEOL互连结构30的该不同金属化层级中。该叠置由在BEOL互连结构30的该不同金属化层级中的电感器12、14、16的相对侧向定位以及电感器12、14、16的相对尺寸提供。在该代表性实施例中，电感器16包括在位于BEOL互连结构30的金属化层级(Mx+1)的层间介电层70内的线圈中所设置的多个匝数或绕组36，且电感器16还包括在BEOL互连结构30的金属化层级(Mx+2)的层间介电层74内的线圈中所设置的多个匝数或绕组38。该T线圈的电感器12包括在位于BEOL互连结构30的金属化层级(Mx+3)的层间介电层78内的线圈中所设置的多个匝数或绕组40。该T线圈的电感器14包括在位于BEOL互连结构30的金属化层级(Mx-1)的层间介电层61内的线圈中所设置的多个匝数或绕组32，以及在位于BEOL互连结构30的金属化层级(Mx)的层间介电层66内的线圈中所设置的多个匝数或绕组34。在最低金属化层级(Mx-1)下方可存在额外的金属化层级(未显示)，且在最高金属化层级(Mx+3)上方可存在额外的金属化层级(未显示)。在该不同金属化层级中的额外导电特征(未显示)互连集成电路的装置，且该额外导电特征可提供电路至电路连接或者可建立与输入及输出端子的接触。每组绕组32、34、36、38、40可被视为从最外绕组的终端端子向内缠绕或盘旋本文档来自技高网...

【技术保护点】
1.一种结构，包括：/n后端工艺互连结构，包括第一金属化层级、第二金属化层级，以及设置于该第一金属化层级与该第二金属化层级之间的第三金属化层级；/nT线圈，包括具有设置于该第一金属化层级中的第一线圈的第一电感器以及具有设置于该第二金属化层级中的第二线圈的第二电感器；以及/n峰化电感器，具有设置于该第三金属化层级中的第一线圈，/n其中，该第一电感器的该第一线圈、该第二电感器的该第二线圈，以及该峰化电感器的该第一线圈以叠置布置堆叠于该后端工艺互连结构中。/n

【技术特征摘要】
20190326 US 16/365,1211.一种结构，包括：
后端工艺互连结构，包括第一金属化层级、第二金属化层级，以及设置于该第一金属化层级与该第二金属化层级之间的第三金属化层级；
T线圈，包括具有设置于该第一金属化层级中的第一线圈的第一电感器以及具有设置于该第二金属化层级中的第二线圈的第二电感器；以及
峰化电感器，具有设置于该第三金属化层级中的第一线圈，
其中，该第一电感器的该第一线圈、该第二电感器的该第二线圈，以及该峰化电感器的该第一线圈以叠置布置堆叠于该后端工艺互连结构中。


2.如权利要求1所述的结构，其中，该后端工艺互连结构包括自该第一电感器的该第一线圈延伸至该第二电感器的该第二线圈的直立互连。


3.如权利要求2所述的结构，其中，该直立互连穿过该第三金属化层级，而不与该峰化电感器的该第一线圈连接。


4.如权利要求2所述的结构，其中，该T线圈与该峰化电感器包括由该后端工艺互连结构的介电材料填充的中心区域，且该直立互连延伸穿过该中心区域。


5.如权利要求2所述的结构，其中，该直立互连包括位于该第一金属化层级与该第三金属化层级之间的第一过孔层级中的第一过孔，且该直立互连包括位于该第二金属化层级与该第三金属化层级之间的第二过孔层级中的第二过孔。


6.如权利要求1所述的结构，其中，该第一金属化层级设置于该第三金属化层级上方，该第二金属化层级设置于该第三金属化层级下方，该后端工艺互连结构包括设置于该第二金属化层级下方的第四金属化层级，且该第二电感器包括设于该第四金属化层级中的第三线圈，该第三线圈与该第二线圈并联耦接。


7.如权利要求1所述的结构，其中，该第一金属化层级设置于该第三金属化层级上方，该第二金属化层级设置于该第三金属化层级下方，该后端工艺互连结构包括设置于该第一金属化层级与该第二金属化层级之间的第四金属化层级，且该峰化电感器包括设于该第三金属化层级中的第二线圈，该第二线圈与该峰化电感器的该第一线圈串联耦接。


8.如权利要求1所述的结构，其中，该第一电感器、该第二电感器，以及该峰化电感器连接于共同节点。


9.如权利要求8所述的结构，还包括：
设计组件，通过该峰化电感器与该共同节点耦接；
输入/输出垫，通过该第一电感器与该共同节点耦接；以及
终端电阻器，通过该第二电感器与该共同节点耦接。


10.如权利要求9所述的结构，还包括：
静电放电装置，与该共同节点耦接。


11.如权利要...

【专利技术属性】
技术研发人员：文卡塔·N·R·法努卡鲁，U·K·舒克拉，S·托加尔，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛;KY