防分层MIM电容及其制作方法技术

本申请设计半导体制造技术领域，具体涉及一种防分层MIM电容及其制作方法。防分层MIM电容包括：第一导电层设于半导体器件上，形成MIM电容的下极板；第二导电层设于MIM电容区域位置处，形成MIM电容的上极板介质层设于MIM电容区域位置处，包括位于中间的中间氮化硅介质薄膜层，和，位于中间氮化硅介质薄膜层上、下两侧的上层氧化薄膜层和下层氧化薄膜层；上层氧化薄膜层的上表面与第二导电层的下表面接触，下层氧化薄膜层的下表面和第一导电层的上表面接触。本申请能够在保留氮化硅介质薄膜层较高的热稳定性和化学稳定性的同时，解决氮化硅介质薄膜层具有较大应力的问题，使得介质层具有良好的界面特性，避免膜层出现分层隆起的问题。

【技术实现步骤摘要】
防分层MIM电容及其制作方法
本申请设计半导体制造
，具体涉及一种防分层MIM电容及其制作方法。
技术介绍
随着超大规模集成电路的发展，对单位面积电容密度的需求与日俱增。为了创建高精度电容的同时确保器件的高水平性能，MIM电容器是关键手段。MIM电容器通常是一种三明治结构，包括位于上层的金属电极和位于下层的金属电极，上层金属电极和下层金属电极之间隔离有介质层。在相关技术中，尤其后段铜互连线工艺通常需要多层叠加，由于MIM电容器的金属电极薄膜和介质层直接接触，在金属电极薄膜和介质层应力不匹配的情况下容易发生金属电极薄膜分层或隆起的问题。尤其对于应力较大的膜层，该防分层MIM电容的时间相关点机制击穿TDDB(TimeDependentDielectricBreakdown)等可靠性也面临较大问题。
技术实现思路
本申请提供了一种防分层MIM电容及其制作方法，可以解决相关技术中膜层出现分层隆起的问题。作为本申请的第一方面，提供一种防分层MIM电容，所述防分层MIM电容包括：由下至上依次层叠的第一导电层、介质层本文档来自技高网...

【技术保护点】
1.一种防分层MIM电容，其特征在于，所述防分层MIM电容包括：由下至上依次层叠的第一导电层、介质层和第二导电层；/n所述第一导电层设于半导体器件上，形成MIM电容的下极板；/n所述第二导电层设于MIM电容区域位置处，形成所述MIM电容的上极板/n所述介质层设于所述MIM电容区域位置处，包括位于中间的中间氮化硅介质薄膜层，和，位于所述中间氮化硅介质薄膜层上、下两侧的上层氧化薄膜层和下层氧化薄膜层；所述上层氧化薄膜层的上表面与所述第二导电层的下表面接触，所述下层氧化薄膜层的下表面和所述第一导电层的上表面接触。/n

【技术特征摘要】
1.一种防分层MIM电容，其特征在于，所述防分层MIM电容包括：由下至上依次层叠的第一导电层、介质层和第二导电层；
所述第一导电层设于半导体器件上，形成MIM电容的下极板；
所述第二导电层设于MIM电容区域位置处，形成所述MIM电容的上极板
所述介质层设于所述MIM电容区域位置处，包括位于中间的中间氮化硅介质薄膜层，和，位于所述中间氮化硅介质薄膜层上、下两侧的上层氧化薄膜层和下层氧化薄膜层；所述上层氧化薄膜层的上表面与所述第二导电层的下表面接触，所述下层氧化薄膜层的下表面和所述第一导电层的上表面接触。


2.如权利要求1所述的防分层MIM电容，其特征在于，所述中间氮化硅介质薄膜层的厚度为10A～1000A。


3.如权利要求1所述的防分层MIM电容，其特征在于，所述上层氧化薄膜层和下层氧化薄膜层的材料均采用二氧化硅。


4.如权利要求1所述的防分层MIM电容，其特征在于，所述上层氧化薄膜层和下层氧化薄膜层的厚度为10A～100A。


5.一种防分层MIM电容的制作方法，其特征在于，所述防分层MIM电容的制作方法包括：
提供半导体器件，在所述半导体器件上制作第一导电...

【专利技术属性】
技术研发人员：牛忠彩，杨宏旭，刘俊文，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：江苏;32