【技术实现步骤摘要】
半导体结构的制作方法
本专利技术涉及半导体生产
，尤其涉及一种半导体结构的制作方法。
技术介绍
随着电子设备朝着小型化和薄型化发展，对存储器芯片的体积和厚度有了相应的要求。DRAM(DynamicRandomAccessMemory，动态随机存取存储器)等存储器芯片以及其它半导体器件的结构多为平面结构，通过改善工艺技术、电路设计、编程算法和制造过程，半导体器件可以被缩放到较小尺寸。然而，随着半导体器件的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。此外，采用平面工艺和制造技术制作DRAM等存储器芯片时，由于工艺顺序的限制，生产周期较长，生产速度较慢。因而，如何提高存储器芯片等半导体芯片在晶圆上的密度和生产速度是当前需要解决的问题。
技术实现思路
本专利技术的目的在于提供一种半导体结构的制作方法，至少在一定程度上提高半导体结构的在晶圆上的密度和生产速度。本专利技术的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本专利技术的实践而习得。根...
【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：/n形成第一晶圆，所述第一晶圆包括电容区域和非电容区域，所述电容区域形成于所述第一晶圆的第一表面；/n在所述第一晶圆的非电容区域和所述第一表面上形成第一导电互连结构；/n对与所述第一晶圆的第一表面相对的第二表面进行减薄；/n形成第二晶圆，所述第二晶圆包括阵列区域，所述阵列区域形成于所述第二晶圆的第三表面；/n将所述第一晶圆和所述第二晶圆键合形成堆叠晶圆结构，以形成所述半导体结构，其中所述第一晶圆的第二表面朝向所述第二晶圆的第三表面，所述阵列区域和所述电容区域对应。/n
【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
形成第一晶圆，所述第一晶圆包括电容区域和非电容区域，所述电容区域形成于所述第一晶圆的第一表面；
在所述第一晶圆的非电容区域和所述第一表面上形成第一导电互连结构；
对与所述第一晶圆的第一表面相对的第二表面进行减薄；
形成第二晶圆，所述第二晶圆包括阵列区域，所述阵列区域形成于所述第二晶圆的第三表面；
将所述第一晶圆和所述第二晶圆键合形成堆叠晶圆结构，以形成所述半导体结构，其中所述第一晶圆的第二表面朝向所述第二晶圆的第三表面，所述阵列区域和所述电容区域对应。
2.根据权利要求1所述的方法，其特征在于，所述第一导电互连结构包括至少一个第一导电互连层和第二导电互连层，所述在所述第一晶圆的非电容区域和所述第一表面上形成第一导电互连结构，包括：
在所述第一晶圆的非电容区域处形成缺口；
在所述缺口处和所述第一晶圆的第一表面上形成第一导电互连结构。
3.根据权利要求2所述的方法，其特征在于，第一导电互连层包括第一导电插塞和第一导电线，第二导电互连层包括第二导电插塞，所述在所述缺口处和所述第一晶圆的第一表面上形成第一导电互连结构，包括：
在形成所述缺口处和所述第一晶圆的第一表面上形成第一介质层；
在所述第一介质层中形成第一导电插塞和第二导电插塞；
在所述第一介质层上形成第一导电线，以形成所述第一导电互连结构。
4.根据权利要求2所述的方法，其特征在于，第一导电互连层包括第一导电插塞和第一导电线，第二导电互连层包括至少一个第二导电插塞和至少一个第二导电线，所述在所述缺口处和所述第一晶圆的第一表面上形成第一导电互连结构，包括：
在形成所述缺口处形成至少一第一介质层；
在各所述第一介质层中形成至少一个第二导电插塞；
在各所述第一介质层上形成至少一个第二导电线，以形成所述第二导电互连层；
在所述第二导电线上形成第二介质层；
在所述第二介质层中形成第一导电插塞；
在所述第二介质层上形成第一导电线，以形成所述第一导电互连层。
5.根据权利要求3或4所述的方法，其特征在于，所述形成第一晶圆的步骤包括：
提供第一衬底；
在所述第一衬底上预制备电容结构的电容区域位置形成至少一个第一开孔；
在所述至少一个第一开孔的内壁上形成第二电极；
在所述第二电极上依次形成介电层和第一电极，以形成所述电容结构，所述电容结构的至少一个第一电极暴露于所述第一晶圆的第一表面。
6.根据权利要求5所述的方法，其特征在于，所述形成第一晶圆的步骤还包括：
在所述第一开孔的内壁上形成隔离层，所述隔离层位于所述第一开孔的内壁和所述第二电极之间。
7.根据权利要求5所述的方法，其特征在于，第一导电互连层包括第一导电线，第二导电互连层包括第二导电插塞和第二导电线，所述电容结构的第二电极与所述第一衬底连接，所述第一导电线与所述第一衬底连接。
8.根据权利要求7所述的方法，其特征在于，还包括：
向所述第一衬底进行掺杂。...
【专利技术属性】
技术研发人员：朱一明，平尔萱，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。