具有可重新配置的每单元位数的存储系统技术方案

一种存储器设备被设计为将数据存储在多级别存储单元(MLC存储单元)中。该存储器设备包括控制器，该控制器根据第一MLC密度或第二MLC密度将数据动态地写入存储单元。第二密度不如第一密度密集。例如，当存在足够的写入带宽从而以第一密度对存储单元进行编程时，控制器可以确定使用第一密度。当写入吞吐量增加时，控制器可以使用相同的程序过程和电压以第二密度而不是第一密度对相同的MLC存储单元进行编程。

【技术实现步骤摘要】
具有可重新配置的每单元位数的存储系统
说明书总体上涉及存储设备，并且说明书更具体地涉及具有动态可变的每单元位数(numberofbitspercell)的存储系统。
技术介绍
存储设备制造商面临着增加新兴设备中可用的存储总量的压力。然而，随着设备的平面覆盖面积或厚度或两者的减小，存储装置的形状因子持续缩小。为了以较小的形状因子提供增加的存储，存储设备制造商努力增加存储设备的密度。用于增加密度的一种机制是创建具有更多位的存储设备。另一机制是应用允许较高的每单元位数的技术。当使用可以存储多个位的位单元时，在密度与性能之间存在折中。即，具有越高密度的位单元花费越长的时间来编程。典型地，编程定时不是线性的，而是随着增加的每单元位数而呈指数增加。传统上，已经要求编程为显著更慢的，以确保在处理更精细的电压电平差异时所需要的精度，以及用于确保正确数据写入发生所需要的增加次数的验证操作。传统的存储设备取决于每单元位数的密度来执行不同的程序操作。传统上，存储控制器具有单独的程序算法，以及用于控制单独的算法所需要的所有参数。附图说明以下描述包括对附图的讨论，这些附图具有通过实现方式的示例的方式给出的说明。应该通过示例而非限制的方式来理解附图。如本文所使用的，对一个或多个示例的引用应被理解为描述了包括在本专利技术的至少一种实现方式中的特定特征、结构或特性。本文中出现的诸如“在一个示例中”或“在替代示例中”之类的短语提供了本专利技术的实现方式的示例，并且不一定全部指代相同的实现方式。然而，这些短语也不一定相互排斥。图1是在不同密度的多级别单元之间选择性地存储数据的系统的示例的框图。图2是可以将数据选择性地存储为四级别单元、三级别单元或两级别单元的存储设备的示例的框图。图3是针对TLC单元的阈值电压分布的示例的图。图4是针对具有2通(2-pass)2-8编程序列的TLC单元的阈值电压分布的示例的图。图5是针对QLC单元的阈值电压分布的示例的图。图6是针对具有2通4-16编程序列的QLC单元的阈值电压分布的示例的图。图7是针对具有3通2-8-16编程序列的QLC单元的阈值电压分布的示例的图。图8是针对QLCNAND的程序波形的示例的图。图9是针对基于4-16编程序列的QLC或两级别单元的程序序列的示例的流程图。图10是针对具有2-8-16程序序列的QLC或TLC的程序序列的示例的流程图。图11是基于针对QLC单元的4-16程序序列的TLC单元的4-8编程序列的阈值电压分布的示例的图。图12A是用于QLC级别指派的1-2-4-8格雷码(Graycode)的示例的图。图12B是用于QLC级别指派的1-2-6-6格雷码的示例的图。图13是用于实现4-16QLC程序或4-8TLC程序的程序序列的示例的流程图。图14是基于针对QLC单元的4-16程序序列的TLC单元的2-8程序序列的阈值电压分布的示例的图。图15是用于基于4-16QLC程序算法实现2-8TLC程序的程序过程的示例的流程图。图16是作为图15的替代方案的用于基于4-16QLC程序算法实现2-8TLC程序的程序过程的示例的流程图。图17是用于基于2-8-16QLC算法来实现QLC程序或2LC程序的程序过程的示例的流程图。图18是计算系统的示例的框图，在该计算系统中可以实现选择性地以一个多级别单元密度或另一多级别单元密度存储数据的存储设备。图19是移动设备的示例的框图，在该移动设备中可以实现选择性地以一个多级别单元密度或另一多级别单元密度存储数据的存储设备。下面是对某些细节和实现方式的描述，包括对附图的非限制性描述，附图可以描绘一些或所有示例，以及其他潜在的实现方式。具体实施方式如本文所描述的，存储系统动态地可重新配置为使用一个密度的多级别位单元或另一密度的多级别位单元。例如，系统可以支持QLC(四级别单元)和TLC(三级别单元)，或者QLC和双级别单元。出于本文的目的，MLC(多级别单元)指代存储多于一位数据的存储单元或位单元。因此，单个可寻址存储位置可以保存多位数据。MLC可以是QLC、TLC或双级别单元(其也可以称为两级别单元)。对位单元、存储器单元体或存储单元的引用可以指代存储器系统内的可寻址存储位置。存储器设备被设计为将数据存储在多级别存储单元(MLC存储单元)中，并且典型地支持更密集的第一位密度。存储器设备包括控制器，该控制器根据第一MLC密度或不如第一密度密集的第二MLC密度来将数据动态地写入存储单元。因此，存储系统可以在具有不同密度的MLC之间进行切换。可以利用与较高密度模式共享的编程序列对较低密度模式进行编程，其中对序列进行修改。对序列的修改可以包括一个或多个配置改变，以及对编程的一通或多通或一个或多个级别的消除。因此，存储控制器可以利用相同的控制路径执行相同的程序序列，但是会导致不同的MLC密度。在一个示例中，存储系统是具有用于存储数据的固态NVM(非易失性介质)的非易失性存储系统。例如，系统可以基于NAND(与非)存储器单元体。在一个示例中，存储系统包括存储控制器或存储器控制器以及多个每单元多级别的NAND存储器单元体。如所描述的，可以即时地并且在存储系统的活动操作期间重新配置每单元位数。在一个示例中，可以利用在控制器与存储设备之间的握手来标识用于存储数据的不同算法或在存储设备内的不同存储密度之间的交换。例如，在不同的写入吞吐量条件下，存储设备可以标识不同的存储容量。在一个示例中，以较高的每单元位数配置来设计并配置存储器单元体。在一个示例中，通过跳过多通编程序列中的最后一个编程通来执行较低的每单元位数配置。例如，在使用4-16编程序列的每单元4位(QLC)存储器单元体中，控制器可以通过跳过编程算法中的第二通来实现每单元2位配置。因此，只有第一路径(“4”)最终被编程，而不是第二通(“16”)。在一个示例中，修改了编程算法以在每通中对较少数量的位进行编程。例如，在使用4-16编程算法的QLC存储器单元体中，可以修改第一通以仅对每单元一位进行编程，并且修改第二通以对每单元3位进行编程，因此将存储器单元体重新配置为具有2-8编程算法的每单元3位(TLC)配置。通过向控制器提供用于通过每通写入更少的位或者通过消除编程步骤或者通过写入更少的位和消除编程步骤的组合实现经修改的编程序列的能力，与利用单独的编程算法来实现可配置的每单元位数相比，系统可以利用更简单的程序逻辑来实现可配置的每单元位数。此外，无论使用哪个编程序列，要求与存储器单元体接合的电路都可以是相同的。这样的系统实现对可重新配置的每单元位数的应用，而其中提供单独的电路以在相同的芯片或相同的设备上实现单独的编程算法的实现方式将是不切实际的。在一个示例中，控制器确定是否需要较高的写入吞吐量来服务传入的写入请求。在一个示例中，如果控制器确定写入吞吐量高于通过写入较慢的较高密度的存储本文档来自技高网...

【技术保护点】
1.一种具有多级别存储单元的存储器设备，包括：/n多级别存储单元(MLC存储单元)的阵列；以及/n控制器，其用于选择性地以第一MLC密度或低于所述第一MLC密度的第二MLC密度写入MLC存储单元。/n

【技术特征摘要】
20190329 US 16/370,7431.一种具有多级别存储单元的存储器设备，包括：
多级别存储单元(MLC存储单元)的阵列；以及
控制器，其用于选择性地以第一MLC密度或低于所述第一MLC密度的第二MLC密度写入MLC存储单元。


2.根据权利要求1所述的存储器设备，其中，所述第一MLC密度包括四级别存储单元(QLC存储单元)。


3.根据权利要求2所述的存储器设备，其中，所述第二MLC密度包括三级别存储单元(TLC存储单元)或双级别存储单元。


4.根据权利要求1所述的存储器设备，其中，所述存储单元包括NAND(与非)存储单元。


5.根据权利要求1所述的存储器设备，其中，所述控制器用于利用共同编程过程来对所述第一MLC密度的存储单元和所述第二MLC密度的存储单元两者进行编程。


6.根据权利要求5所述的存储器设备，其中，所述控制器用于跳过所述共同编程过程的步骤。


7.根据权利要求5所述的存储器设备，其中，所述控制器用于修改所述共同编程过程的最后步骤以针对所述第二MLC密度写入较少的数据。


8.根据权利要求1所述的存储器设备，其中，所述控制器用于响应于对所述存储器设备的增加的写入吞吐量的检测而选择性地以所述第二MLC密度写入所述MLC存储单元。


9.根据权利要求8所述的存储器设备，其中，响应于检测到写入吞吐量已经减慢，所述控制器用于将数据从以所述第二MLC密度的所述MLC存储单元存储到以所述第一MLC密度的MLC存储单元。


10.一种具有带有多级别存储单元的存储设备的系统，包括：
存储控制器；以及
耦合到所述存储控制器的非易失...

【专利技术属性】
技术研发人员：A·哈基菲罗兹，P·卡拉瓦德，X·郭，A·S·马德拉斯瓦拉，B·M·帕桑克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US