半导体储存装置制造方法及图纸

本发明专利技术提供一种半导体储存装置，改善存储器区域的利用效率且便利性高。本发明专利技术的快闪存储器(100)包括存储器控制器(200)与NAND型存储器装置(300)。存储器控制器(200)包括：SRAM(210)，储存将逻辑地址转换成实体地址的转换表；RRAM(220)，暂时地保存数据量小的应编程的数据；以及写入/选择器(230)，将应编程的数据选择性地写入RRAM(220)或NAND型存储器装置(300)的NAND存储单元中。

【技术实现步骤摘要】
半导体储存装置
本专利技术涉及一种半导体储存装置，尤其涉及一种NAND型快闪存储器的编程动作。
技术介绍
通常，NAND型快闪存储器是于封装体(package)内包含存储器芯片与用于控制该存储器芯片的存储器控制器来构成。使存储器控制器负担存储器芯片的错误(error)修正或坏块(badblock)的管理等固定的负荷，藉此可减轻主机侧的电脑的负荷。例如，专利文献1的快闪存储器系统如图1所示，包括快闪存储器10与主机设备40，快闪存储器10包含存储器控制器20与存储器芯片30。存储器控制器20包括：与主机设备40之间进行数据的转送的主机接口22、与存储器芯片30之间进行数据的转送的存储器接口24、控制数据转送或存储器芯片的动作的微处理单元(MicroProcessingUnit，MPU)、储存程序或数据的只读存储器(ReadOnlyMemory，ROM)、随机存取存储器(RandomAccessMemory，RAM)等。存储器芯片30例如为NAND型快闪存储器的芯片。存储器控制器20自主机设备40接收各种控制信号(命令锁存致能信号(comm本文档来自技高网...

【技术保护点】
1.一种半导体储存装置，包括：/nNAND型的存储单元阵列，包含多个区块；/n非易失性存储器，能够进行数据的读写；/n编程元件，当自外部输入了编程命令、地址信息及应编程的数据时，于所述应编程的数据未满基准数据量时，将所述应编程的数据及所述地址信息写入所述非易失性存储器中，于所述应编程的数据为所述基准数据量以上时，于所述存储单元阵列中对所述应编程的数据进行编程。/n

【技术特征摘要】
20190311 JP 2019-0441551.一种半导体储存装置，包括：
NAND型的存储单元阵列，包含多个区块；
非易失性存储器，能够进行数据的读写；
编程元件，当自外部输入了编程命令、地址信息及应编程的数据时，于所述应编程的数据未满基准数据量时，将所述应编程的数据及所述地址信息写入所述非易失性存储器中，于所述应编程的数据为所述基准数据量以上时，于所述存储单元阵列中对所述应编程的数据进行编程。


2.根据权利要求1所述的半导体储存装置，其中所述编程元件当累积于所述非易失性存储器中的同一页面的应编程的数据已变成所述基准数据量以上时，于所述存储单元阵列的选择页面中对累积的应编程的数据进行编程。


3.根据权利要求1或2所述的半导体储存装置，其中半导体储存装置还包括读出元件，所述读出元件于自外部输入了读出命令及地址信息时，当于所述非易失性存储器中存在与输入的地址信息一致的地址信息时自所述非易失性存储器中读出数据，当于所述非易失性存储器中不存在与输入的地址信息一致的地址信息时自所述存储单元阵列中读出数据。


4.根据权利要求1所述的半导体储存装置，其中半导体储存装...

【专利技术属性】
技术研发人员：服部规男，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71