MCU的MTP单元读写控制电路制造技术

本发明专利技术提供了一种MCU的MTP单元读写控制电路，包括：MTP单元；读写接口电路，所述读写接口电路与所述MTP单元电连接；高压烧录IO，所述高压烧录IO的第一输入端与VPP端电连接，所述高压烧录IO的第一输出端与所述读写接口电路的第一输入端电连接。本发明专利技术所提供的MCU的MTP单元读写控制电路，简单高效的MTP读写操作流程，串行输入输出数据，通过一根时钟线SCL、一根数据线SDA，一根高压电压线VPP，再加电源与地址线即可进行地址与数据的传输，采用高速读写接口电路对数据进行读写操作，数据通过读写接口电路中的D触发器的R端和S端来传输，而不是通过D触发器的输入端，提高了MCU的运行速率。

【技术实现步骤摘要】
MCU的MTP单元读写控制电路
本专利技术涉及单片微型计算机
，特别涉及一种MCU的MTP单元读写控制电路。
技术介绍
MCU(MicroControllerUnit)，又称单片微型计算机(SingleChipMicrocomputer)，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，其中，根据ROM的不同又分为多种，MASK(掩模)ROM、OTP(一次性可编程)ROM、MTP(多次可编程)ROM、FLASHROM等类型，MTP(multipletimeprogrammable)由于其价格相对低廉并且可多次编程受到广泛应用。MTP类型需要高压进行烧录，限制MCU运行速度的往往是MTP的读速度，而MTP的写速度也限制着烧录时间的长短，另外一个很重要的因素就是MTP的读写操作的接口电路，提高接口电路的运行效率也日益成为提高MCU运行速率的重要因素。
技术实现思路
本专利技术提供了一种MCU的MTP单元读写控制电路，其目的是为了解决MCU运行速率不高的问题。为了达到上述目的，本专利技术的实施例提供了一种MCU的MTP单元读写控制电路，包括：MTP单元；读写接口电路，所述读写接口电路与所述MTP单元电连接；高压烧录IO，所述高压烧录IO的第一输入端与VPP端电连接，所述高压烧录IO的第一输出端与所述读写接口电路的第一输入端电连接；时钟与数据IO，所述时钟与数据IO的第一输入端与SCL端电连接，所述时钟与数据IO的第二输入端与SDA端电连接，所述时钟与数据IO的第一输出端与所述读写接口电路的第二输入端电连接，所述时钟与数据IO的第二输出端与所述读写接口电路的第三输入端电连接，所述时钟与数据IO的第三输入端与所述读写接口电路的第一输出端电连接；模拟模块，所述模拟模块的输入端与所述读写接口电路的第二输出端电连接；MCU内核，所述MCU内核的输入端与所述读写接口电路的第三输出端电连接，所述MCU内核的输出端与所述读写接口电路的第四输入端电连接。其中，所述读写接口电路包括：数据锁存模块，所述数据锁存模块的输入端与所述MTP单元的第一输出端电连接；RS控制模块，所述RS控制模块设置有多组，每组所述RS控制模块的输入端与所述数据锁存模块的输出端电连接；移位寄存器，所述移位寄存器的第一输入端与每组所述RS控制模块的输出端电连接，所述移位寄存器的第二输入端与CLK端电连接，所述移位寄存器的第三输入端与DATA端电连接，所述移位寄存器的第一输出端与所述MTP单元电连接；地址加1模块，所述地址加1模块的输入端与所述移位寄存器的第二输出端电连接；地址选择器模块，所述地址选择器模块的第一输入端与所述地址加1模块的输出端电连接，所述地址选择器模块的第二输入端与pc_adr端电连接，所述地址选择器模块的输出端与所述MTP单元电连接；CORE模块，所述CORE模块的输入端与所述移位寄存器的第三输出端电连接，所述CORE模块的输出端与所述移位寄存器的第四输入端电连接。其中，所述数据锁存模块包括：数据锁存器，所述数据锁存器的第一输入端与所述MTP单元的第一输出端电连接，所述数据锁存器的第二输入端与CLK端电连接。其中，每组所述RS控制模块包括：第一RS控制单元，所述第一RS控制单元的第一输入端与所述数据锁存器的输出端电连接，所述第一RS控制单元的第二输入端与READ端电连接，所述第一RS控制单元的第三输入端与ID端电连接；第二RS控制单元，所述第二RS控制单元的第一输入端与所述第一RS控制单元的第一输入端电连接，所述第二RS控制单元的第二输入端与所述第一RS控制单元的第二输入端电连接，所述第二RS控制单元的第三输入端与所述第一RS控制单元的第三输入端电连接。其中，所述第一RS控制单元包括：第一反相器，所述第一反相器的输入端与READ端电连接；第一与非门，所述第一与非门的第一输入端与DATA端电连接，所述第一与非门的第二输入端与所述第一反相器的输入端电连接；第二反相器，所述第二反相器的输入端与ID端电连接；第二与非门，所述第二与非门的第一输入端与所述第一反相器的输出端电连接，所述第二与非门的第二输入端与所述第二反相器的输出端电连接；第三与非门，所述第三与非门的第一输入端与所述第一与非门的输出端电连接，所述第三与非门的第二输入端与所述第二与非门的输出端电连接。其中，所述第二RS控制单元包括：第三反相器，所述第三反相器的输入端与所述第一与非门的第一输入端电连接；第四反相器，所述第四反相器的输入端与所述第一反相器的输入端电连接；第五反相器，所述第五反相器的输入端与所述第二反相器的输入端电连接；第四与非门，所述第四与非门的第一输入端与所述第三反相器的输出端电连接，所述第四与非门的第二输入端与所述第四反相器的输入端电连接；第五与非门，所述第五与非门的第一输入端与所述第四反相器的输出端电连接，所述第五与非门的第二输入端与所述第五反相器的输出端电连接；第六与非门，所述第六与非门的第一输入端与所述第四与非门的输出端电连接，所述第六与非门的第二输入端与所述第五与非门的输出端电连接。其中，所述移位寄存器包括：第一D触发器单元，所述第一D触发器单元内设置有多个D触发器，首个D触发器的第一输入端与DATA端电连接，后一个D触发器的第一输入端与前一个D触发器的第一输出端电连接，首个D触发器的第二输入端与所述数据锁存器的第二输入端电连接，后一个D触发器的第二输入端与前一个D触发器的第二输入端电连接，所述第一D触发器单元中的多个D触发器分别与多组所述RS控制模块一一对应，每个D触发器的R端与相对应的所述RS控制模块的所述第一RS控制单元的所述第三与非门的输出端或相对应的所述RS控制模块的所述第二RS控制单元的所述第四与非门的输出端电连接，每个D触发器的S端与相对应的所述RS控制模块的所述第一RS控制单元的所述第一与非门的输出端或相对应的所述RS控制模块的所述第二RS控制单元的所述第六与非门的输出端电连接，每个D触发器的第一输出端与所述MTP单元电连接。其中，所述地址加1模块包括：第三RS控制单元，所述第三RS控制单元设置有多个，首个所述第三RS控制单元的第一端与ext_adr端电连接，后一个所述第三RS控制单元的第一端与前一个所述第三RS控制单元的第一端电连接，首个所述第三RS控制单元的第二端与WR端电连接，后一个所述第三RS控制单元的第二端与前一个所述第三RS控制单元的第二端电连接；每个所述第三RS控制单元设置中有：第七与非门，所述第七与非门的第一输入端与ext_adr端电连接，所述第七与非门的第二输入端与WR端电连接；第八与非门，所述第八与非门的第一输入端与所述第七与非门的输出端电连接，所述第八与非门的第二输入端与所述第七本文档来自技高网...

【技术保护点】
1.一种MCU的MTP单元读写控制电路，其特征在于，包括：/nMTP单元；/n读写接口电路，所述读写接口电路与所述MTP单元电连接；/n高压烧录IO，所述高压烧录IO的第一输入端与VPP端电连接，所述高压烧录IO的第一输出端与所述读写接口电路的第一输入端电连接；/n时钟与数据IO，所述时钟与数据IO的第一输入端与SCL端电连接，所述时钟与数据IO的第二输入端与SDA端电连接，所述时钟与数据IO的第一输出端与所述读写接口电路的第二输入端电连接，所述时钟与数据IO的第二输出端与所述读写接口电路的第三输入端电连接，所述时钟与数据IO的第三输入端与所述读写接口电路的第一输出端电连接；/n模拟模块，所述模拟模块的输入端与所述读写接口电路的第二输出端电连接；/nMCU内核，所述MCU内核的输入端与所述读写接口电路的第三输出端电连接，所述MCU内核的输出端与所述读写接口电路的第四输入端电连接。/n

【技术特征摘要】
1.一种MCU的MTP单元读写控制电路，其特征在于，包括：
MTP单元；
读写接口电路，所述读写接口电路与所述MTP单元电连接；
高压烧录IO，所述高压烧录IO的第一输入端与VPP端电连接，所述高压烧录IO的第一输出端与所述读写接口电路的第一输入端电连接；
时钟与数据IO，所述时钟与数据IO的第一输入端与SCL端电连接，所述时钟与数据IO的第二输入端与SDA端电连接，所述时钟与数据IO的第一输出端与所述读写接口电路的第二输入端电连接，所述时钟与数据IO的第二输出端与所述读写接口电路的第三输入端电连接，所述时钟与数据IO的第三输入端与所述读写接口电路的第一输出端电连接；
模拟模块，所述模拟模块的输入端与所述读写接口电路的第二输出端电连接；
MCU内核，所述MCU内核的输入端与所述读写接口电路的第三输出端电连接，所述MCU内核的输出端与所述读写接口电路的第四输入端电连接。


2.根据权利要求1所述的MCU的MTP单元读写控制电路，其特征在于，所述读写接口电路包括：
数据锁存模块，所述数据锁存模块的输入端与所述MTP单元的第一输出端电连接；
RS控制模块，所述RS控制模块设置有多组，每组所述RS控制模块的输入端与所述数据锁存模块的输出端电连接；
移位寄存器，所述移位寄存器的第一输入端与每组所述RS控制模块的输出端电连接，所述移位寄存器的第二输入端与CLK端电连接，所述移位寄存器的第三输入端与DATA端电连接，所述移位寄存器的第一输出端与所述MTP单元电连接；
地址加1模块，所述地址加1模块的输入端与所述移位寄存器的第二输出端电连接；
地址选择器模块，所述地址选择器模块的第一输入端与所述地址加1模块的输出端电连接，所述地址选择器模块的第二输入端与pc_adr端电连接，所述地址选择器模块的输出端与所述MTP单元电连接；
CORE模块，所述CORE模块的输入端与所述移位寄存器的第三输出端电连接，所述CORE模块的输出端与所述移位寄存器的第四输入端电连接。


3.根据权利要求2所述的MCU的MTP单元读写控制电路，其特征在于，所述数据锁存模块包括：
数据锁存器，所述数据锁存器的第一输入端与所述MTP单元的第一输出端电连接，所述数据锁存器的第二输入端与CLK端电连接。


4.根据权利要求3所述的MCU的MTP单元读写控制电路，其特征在于，每组所述RS控制模块包括：
第一RS控制单元，所述第一RS控制单元的第一输入端所述数据锁存器的输出端电连接，所述第一RS控制单元的第二输入端与READ端电连接，所述第一RS控制单元的第三输入端与ID端电连接；
第二RS控制单元，所述第二RS控制单元的第一输入端与所述第一RS控制单元的第一输入端电连接，所述第二RS控制单元的第二输入端与所述第一RS控制单元的第二输入端电连接，所述第二RS控制单元的第三输入端与所述第一RS控制单元的第三输入端电连接。


5.根据权利要求4所述的MCU的MTP单元读写控制电路，其特征在于，所述第一RS控制单元包括：
第一反相器，所述第一反相器的输入端与READ端电连接；
第一与非门，所述第一与非门的第一输入端与DATA端电连接，所述第一与非门的第二输入端与所述第一反相器的输入端电连接；
第二反相器，所述第二反相器的输入端与ID端电连接；
第二与非门，所述第二与非门的第一输入端与所述第一反相器的输出端电连接，所述第二与非门的第二输入端与所述第二反相器的输出端电连接；
第三与非门，所述第三与非门的第一输入端与所述第一与非门的输出端电连接，所述第三与非门的第二输入端与所述第二与非门的输出端电连接。


6.根据权利要求5所述的MCU的MTP单元读写控制电路，其特征在于，所述第二RS控制单元包括：
第三反相器，所述第三反相器的输入端与所述第一与非门的第一输入...

【专利技术属性】
技术研发人员：谷洪波，陈明，
申请(专利权)人：湖南品腾电子科技有限公司，
类型：发明
国别省市：湖南;43