场板和半导体器件的制作方法及半导体器件技术

公开了一种场板和半导体器件的制作方法及半导体器件，该半导体器件的制作方法包括该场板的制作方法，该场板的制作方法包括采用TEOS淀积并高温热退火的方法制作不同厚度的场板氧化层，可以在不造成表面硅损伤的情况下提高场板氧化层厚度，可提高器件的耐压能力；该场板的制备由两步刻蚀完成：首先用干法刻蚀并湿法漂洗获得中阶段场板结构，再干法刻蚀中阶段场板结构的端部，获得终阶段场板结构，除去了湿法漂洗带来的中阶段场板结构边缘缺陷，提高了器件的耐压可靠性。该半导体器件的制作方法和该半导体器件包括采用本发明专利技术的场板的制作方法制作，其具有大厚度的场板氧化层，且耐压可靠。

【技术实现步骤摘要】
场板和半导体器件的制作方法及半导体器件
本专利技术涉及半导体
，特别涉及一种场板和半导体器件的制作方法及半导体器件。
技术介绍
场板是用来提高半导体器件抗高电压击穿能力的常用终端保护结构，在高压器件中，需要在多晶硅或金属场板下形成大厚度的场板氧化层以降低场板终端的垂直电场强度，提高击穿电压，提高器件的耐压可靠性。传统方法中采用热氧化法制作场板氧化层，而热氧化法只在场区生长氧化层，太厚的话在后续的刻蚀过程会造成场区氧化层的损失，使得传统的热氧化法制作的场板氧化层的厚度一般小于300埃，耐压可靠性低；而高温氧化层(HTO)淀积法可以避免上述问题，但是需要专门的高温氧化层淀积设备，生产成本高。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种场板和半导体器件的制作方法及半导体器件，从而以较低的成本获得性能好的场板结构，提高半导体器件的耐压可靠性。根据本专利技术的第一方面，提供一种场板的制作方法，包括：在半导体器件体区上表面采用TEOS淀积法制作厚度为300埃至2000埃的场板氧化层；采用高温热退火的方法对所述场板氧化层进行退火处理；刻蚀经过退火处理的所述场板氧化层，以获得场板结构；其中，所述体区包括漂移区和源区，所述漂移区中还包括漏区注入区，所述场板结构位于所述漂移区上、所述漏区注入区与所述漂移区的靠近所述源区的边缘之间。可选地，在获得所述场板结构的步骤之前，还包括：采用干法刻蚀并湿法漂洗的方法刻蚀经过退火处理的所述场板氧化层，获得中阶段场板结构，在所述半导体器件体区上表面上，所述中阶段场板结构的尺寸大于所述场板结构的尺寸。可选地，还包括：在所述中阶段场板结构的靠近所述漏区注入区的一端采用干法刻蚀法刻蚀所述中阶段场板结构，以获得所述场板结构。可选地，还包括：在制作完所述中阶段场板结构的所述半导体器件上生长薄栅氧并淀积多晶硅，并制作栅，其中，以所述栅为掩膜刻蚀所述中阶段场板结构，以获得自对准的所述场板结构。可选地，所述体区还包括阱区，所述阱区位于所述体区上表面，且与所述漂移区无交叠，所述源区位于所述阱区中，所述源区与所述栅相切。根据本专利技术的第二方面，提供一种场板的制作方法，包括：在半导体器件体区上表面制作场板氧化层；采用干法刻蚀并湿法漂洗的方法刻蚀所述场板氧化层，获得中阶段场板结构；采用干法刻蚀法刻蚀所述中阶段场板结构，获得终阶段场板结构；其中，在所述半导体器件体区上表面上，所述中阶段场板结构的尺寸大于所述场板结构的尺寸，所述终阶段场板结构位于所述半导体器件体区的源端与漏端之间。可选地，还包括：在获得所述中阶段场板结构的所述半导体器件上生长薄栅氧并淀积多晶硅，并刻蚀，以制作栅；其中，以所述栅为掩膜在所述中阶段场板结构的靠近所述半导体器件体区的漏端的一端刻蚀所述中阶段场板结构，以获得所述终阶段场板结构。根据本专利技术的第三方面，一种半导体器件的制作方法，包括：采用本专利技术提供的场板的制作方法制作场板氧化层。可选地，所述半导体器件包括LDMOS器件。根据本专利技术的第四方面，提供一种半导体器件，采用本专利技术提供的半导体器件的制作方法制作。本专利技术提供的场板氧化层的制作方法在半导体器件体区上采用TEOS淀积并高温热退火制作场板氧化层，该层场板氧化层的厚度为300埃至2000埃，并刻蚀该场板氧化层制作场板结构，其位于漂移区上，以提高漂移区的表面击穿电压，。TEOS淀积并高温热退火的制作方法成本低，且制作场板氧化层的过程中无硅的消耗，获得的大厚度场板氧化层的可靠性高，保障漂移区的表面击穿电压的提升，提高器件的耐压性能。制作漏端自对准场板氧化层之前，还采用常规的干法刻蚀并湿法漂洗的方法制作中阶段场板结构，在半导体器件的体区上表面上，中阶段场板结构的尺寸大于最终的场板结构的尺寸，刻蚀出中阶段场板结构，并去除半导体器件体区上表面的残留物，为后续制作薄栅氧提供便利。采用干法刻蚀法刻蚀中阶段沟道结构获取场板结构，可以去除湿法漂洗对中阶段场板结构造成的损失缺陷，确保最终的半导体器件的场板氧化层的可靠性。采用栅自对准刻蚀中阶段场板结构获得最终的场板结构，后续的漏区注入区可以采用该栅自对准注入，保障了漏区注入区的注入对位精度，实现了漏端自对准的半导体器件结构，提高了器件结构的一致性，提高了器件的电学特性。本专利技术提供的场板的制作方法包括干法刻蚀并湿法漂洗制作中阶段场板结构，并干法刻蚀中阶段场板结构，获得终阶段场板结构，可以解决湿法漂洗对场板结构的侧掏影响，保障场板结构与漏区注入区连接的侧壁结构性能，保障终阶段场板结构的可靠性。本专利技术提供的半导体器件的制作方法采用本专利技术提供的场板氧化层的制作方法制作场板氧化层，可以提高场板氧化层的可靠性，进而提高半导体器件的耐压可靠性。并实现了漏端自对准的LDMOS器件结构，降低了工艺波动对器件特性的影响，提升了器件性能的一致性。本专利技术提供的半导体器件采用本专利技术提供的半导体器件的制作方法制作，器耐压可靠性高，且性能一致性好。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1、图2和图3示出了根据现有技术的场板氧化层的制作方法的各阶段的截面示意图；图4、图5、图6、图7示出了根据本专利技术实施例的场板氧化层的制作方法的各阶段的截面示意图。图8示出了根据本专利技术实施例的半导体器件的制作方法的部分流程图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。图1、图2和图3示出了根据现有技术的场板氧化层的制作方法的各阶段的截面示意图。如图所示，在该截面上，场板氧化层130位于半导体器件100的体区上表面，体区包括第一体区110和位于第一体区110上表面的第二体区，如果以一种LDMOS(laterally-diffusedmetal-oxidesemiconductor，横向扩散金属氧化物半导体)器件为例，第一体区110可以是衬底，衬底可以是硅衬底或氮化镓衬底等，第二体区120可以是N型漂移区，LDMOS可作为高压功率器件，采用大厚度的场板氧化层性能更好。其中，可以采用热氧化法在体区上表面生长场板氧化层130，形成如图1所示的结构，该方法生长的场板氧化层130的厚度一般小于300埃。或者采用高温氧化层(HTO)淀积法制作场板氧化层130，可以获得厚度大于300埃的场板氧化层，但该工艺需要专门的高温氧化层淀积设备，生产成本高。制作完场板氧化层130后，采用干法刻蚀法刻蚀该场板氧化层130，获得位于第二体区120范围内的沟道场板氧化层131，同时沟道场板氧化层131的第一端(图2本文档来自技高网...

【技术保护点】
1.一种场板的制作方法，包括：/n在半导体器件体区上表面采用TEOS淀积法制作厚度为300埃至2000埃的场板氧化层；/n采用高温热退火的方法对所述场板氧化层进行退火处理；/n刻蚀经过退火处理的所述场板氧化层，以获得场板结构；/n其中，所述体区包括漂移区和源区，所述漂移区中还包括漏区注入区，所述场板结构位于所述漂移区上、所述漏区注入区与所述漂移区的靠近所述源区的边缘之间。/n

【技术特征摘要】
1.一种场板的制作方法，包括：
在半导体器件体区上表面采用TEOS淀积法制作厚度为300埃至2000埃的场板氧化层；
采用高温热退火的方法对所述场板氧化层进行退火处理；
刻蚀经过退火处理的所述场板氧化层，以获得场板结构；
其中，所述体区包括漂移区和源区，所述漂移区中还包括漏区注入区，所述场板结构位于所述漂移区上、所述漏区注入区与所述漂移区的靠近所述源区的边缘之间。


2.根据权利要求1所述的场板的制作方法，其中，在获得所述场板结构的步骤之前，还包括：
采用干法刻蚀并湿法漂洗的方法刻蚀经过退火处理的所述场板氧化层，获得中阶段场板结构，在所述半导体器件体区上表面上，所述中阶段场板结构的尺寸大于所述场板结构的尺寸。


3.根据权利要求2所述的场板的制作方法，其中，还包括：
在所述中阶段场板结构的靠近所述漏区注入区的一端采用干法刻蚀法刻蚀所述中阶段场板结构，以获得所述场板结构。


4.根据权利要求3所述的场板的制作方法，其中，还包括：
在制作完所述中阶段场板结构的所述半导体器件上生长薄栅氧并淀积多晶硅，并制作栅，
其中，以所述栅为掩膜刻蚀所述中阶段场板结构，以获得自对准的所述场板结构。


5.根据权利要求3或4所述的场板的制作方法，...

【专利技术属性】
技术研发人员：陆阳，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33