一种通用多裸片硅堆叠互连结构制造技术

本申请公开了一种通用多裸片硅堆叠互连结构，涉及半导体技术领域，该通用多裸片硅堆叠互连结构包括基板及其上的硅连接层以及按二维堆叠方式层叠排布在硅连接层上的若干个裸片，裸片内置有专门的用于信号引出的硅堆叠连接点并通过RDL层连接到连接点引出端，裸片信号经由硅堆叠连接点引出至连接点引出端，连接点引出端再通过硅连接层内的两个方向的跨裸片连线即可连接到其他裸片；该结构中裸片之间的互连方式更灵活，可以快速实现不同系统级封装，且无需占用裸片的输入输出端口，连接通道不受输入输出端口的数量限制，具有高连通度、高速、稳定、低功耗和小型化的特点。

【技术实现步骤摘要】
一种通用多裸片硅堆叠互连结构
本专利技术涉及半导体
，尤其是一种通用多裸片硅堆叠互连结构。
技术介绍
随着集成电路制造工艺水平的不断提高，芯片规模不断增加，将越来越多的功能模块集成到一个芯片内，形成系统单芯片SOC(SystemonChip)，这样可以提高整个系统的可靠性。但是随着集成电路工艺达到10nm节点以下，流片成本急剧增加，而且SOC不容易集成一些诸如MEMS或者光学器件，这时就出现了系统化封装SIP(SysteminaPackage)技术，从封装的立场出发，对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的有源电子元件与可选无源器件优先组装到一起，实现一定功能的单个标准封装件。SIP是从封装的角度，将多款裸芯片封装在一起，芯片间通过输入输出端口实现连接，连接通道受输入输出端口数量限制，且占用大量输入输出接口，存在功耗大、速度低的缺点。目前也有部分专利提出了通过硅堆叠互连技术(SSI)来进行芯片互连设计的方法，比如申请号为2016800598883的专利提出了一种无中介层的叠式裸片互连，采用多个分立的互连裸片实现相邻两个裸片的信号互连；再比如申请号为2017800501825的专利提出了一种用于硅堆叠互连技术集成的独立接口，其采用整片中介层作为互连载具实现相邻两个IC管芯的信号互连。但上述两件专利受限于芯片本身以及结构设计的缺陷，都仅能将并排设置的相邻两个IC管芯互连，同时仅能实现单一方向的信号互连，因此实际应用时结构的局限性很大，难以满足大规模集成电路的复杂电路要求。专利
技术实现思路
本专利技术人针对上述问题及技术需求，提出了一种通用多裸片硅堆叠互连结构，本专利技术的技术方案如下：一种通用多裸片硅堆叠互连结构，该互连结构包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个裸片，若干个裸片按照二维堆叠方式排布在硅连接层上，硅连接层覆盖所有的裸片；每个裸片中包括电路模块、硅堆叠连接点、连接点引出端以及输入输出端口，电路模块连接至硅堆叠连接点和输入输出端口，裸片内的硅堆叠连接点通过重布线层内的连接线与相应的连接点引出端相连；每个裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连，每个裸片可通过硅连接层内的跨裸片连线与其他任意一个裸片相连；连通各个裸片的跨裸片连线在硅连接层内沿着第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直；裸片内的输入输出端口通过硅连接层上的硅通孔连接至基板。其进一步的技术方案为，每个裸片中的连接点引出端沿着第一方向和第二方向按行列结构布设。其进一步的技术方案为，每个裸片中沿着第一方向布设有若干行连接点引出端，和/或，沿着第二方向布设有若干列连接点引出端。其进一步的技术方案为，每个裸片中沿着第一方向布设有若干行连接点引出端，包括：每个裸片中沿着第一方向按相同的间隔均匀布设有若干行连接点引出端；或者，每个裸片中沿着第一方向随机布设有若干行连接点引出端。其进一步的技术方案为，连通各个裸片的跨裸片连线在硅连接层内分层布置。其进一步的技术方案为，对于通过跨裸片连线相连的任意两个裸片：两个裸片在第一方向上位于同一行但在第二方向上位于不同列，且两个裸片相邻或通过至少一个裸片间隔；或者，两个裸片在第二方向上位于同一列但在第一方向上位于不同行，且两个裸片相邻或通过至少一个裸片间隔；或者，两个裸片在第一方向上位于不同行且在第二方向上位于不同列。其进一步的技术方案为，若干个裸片根据各个裸片的形状和面积排布在硅连接层上；和/或，若干个裸片根据各个裸片的芯片功能排布在硅连接层上。其进一步的技术方案为，每个裸片上生长有凸球，裸片上的连接点引出端连接至凸球，各个裸片上的凸球连接至硅连接层的一侧表面，硅连接层的另一侧表面生长有凸球，硅连接层上的凸球连接至基板，硅连接层中形成有连通裸片和基板的硅通孔。其进一步的技术方案为，至少一个裸片为处理器芯片，处理器芯片包括Processor芯片如ARM芯片或RISC-V芯片中的至少一种；和/或，至少一个裸片为DSP芯片；和/或，至少一个裸片为AI芯片；和/或，至少一个裸片为存储芯片，存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；和/或，至少一个裸片为数据转换芯片，数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；和/或，至少一个裸片为射频芯片；和/或，至少一个裸片包含HBM、RAMBUS或NOC接口；和/或，至少一个裸片包含PCIE、EthernetMAC、XUAI、SONET/SDH或INTERLAKEN接口。本专利技术的有益技术效果是：1、本申请的通用多裸片硅堆叠互连结构包含基板、硅连接层和若干个裸片，硅连接层覆盖所有的裸片，且硅连接层内部根据电路需要在全局或部分区域布设有两个方向的多层跨裸片连线，因此每个裸片可以通过硅连接层的跨裸片连线与任意一个其他裸片相连，使得这若干个裸片通过硅连接层内部的沿着两个方向设置的跨裸片连线实现二维互连通信，裸片之间的互连方式更灵活，可以快速实现不同系统级封装。2、裸片之间通过硅连接层实现互连时，通过裸片内部专用的硅堆叠连接点实现信号引出和互连，无需占用裸片的输入输出端口，连接通道不受输入输出端口的数量限制，且具有高连通度、高速、稳定、低功耗和小型化的特点。附图说明图1是本申请的通用多裸片硅堆叠互连结构的截面示意图。图2是图1中的部分结构放大图。图3是本申请的通用多裸片硅堆叠互连结构的俯视方向二维示意图。图4是本申请中的裸片内部硅堆叠连接点与电路模块之间的连接示意图。图5是本申请中的裸片上的连接点引出端的结构示意图。图6是本申请中的裸片之间通过连接点引出端形成的互连结构的二维示意图。具体实施方式下面结合附图对本专利技术的具体实施方式做进一步说明。本申请提供了一种通用多裸片硅堆叠互连结构，图1是本申请的互连结构的截面示意图，图2是图1中部分结构的放大图，图3是图1对应的俯视示意图。该通用多裸片硅堆叠互连结构包括从下至上依次层叠设置的基板1、硅连接层2和若干个裸片，比如在图1-3示出的结构包含6个裸片，分别以裸片1-6表示。在实际实现时，该通用多裸片硅堆叠互连结构还包括封装在基板1、硅连接层2和裸片外部的用于保护各个组件的封装外壳，以及还包括与基板相连的用于信号引出的管脚等，图1和2中未详细示出这些常规结构。本申请的互连结构中包含多个裸片，这多个裸片均层叠设置在同一个硅连接层2上，且这多个裸片在硅连接层2上按照二维堆叠方式排布，也即在水平面上沿着横、纵两个方向排布，如图3所示。这多个裸片在硅连接层2可以根据实际需要合理布局，可以根据各个裸片的形状和面积紧凑排布在硅连接层2上使得整个互连结构的整体面积较小；也可以根据各个裸片的芯片功能排布在硅连接层上使得整个裸片之间本文档来自技高网...

【技术保护点】
1.一种通用多裸片硅堆叠互连结构，其特征在于，所述互连结构包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个裸片，若干个裸片按照二维堆叠方式排布在所述硅连接层上，所述硅连接层覆盖所有的裸片；/n每个裸片中包括电路模块、硅堆叠连接点、连接点引出端以及输入输出端口，电路模块连接至硅堆叠连接点和输入输出端口，所述裸片内的硅堆叠连接点通过重布线层内的连接线与相应的连接点引出端相连；/n每个裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连，每个裸片可通过所述硅连接层内的跨裸片连线与其他任意一个裸片相连；连通各个裸片的跨裸片连线在所述硅连接层内沿着第一方向和第二方向交叉布置，所述第一方向和所述第二方向在水平方向上相互垂直；裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板。/n

【技术特征摘要】
1.一种通用多裸片硅堆叠互连结构，其特征在于，所述互连结构包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个裸片，若干个裸片按照二维堆叠方式排布在所述硅连接层上，所述硅连接层覆盖所有的裸片；
每个裸片中包括电路模块、硅堆叠连接点、连接点引出端以及输入输出端口，电路模块连接至硅堆叠连接点和输入输出端口，所述裸片内的硅堆叠连接点通过重布线层内的连接线与相应的连接点引出端相连；
每个裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连，每个裸片可通过所述硅连接层内的跨裸片连线与其他任意一个裸片相连；连通各个裸片的跨裸片连线在所述硅连接层内沿着第一方向和第二方向交叉布置，所述第一方向和所述第二方向在水平方向上相互垂直；裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板。


2.根据权利要求1所述的通用多裸片硅堆叠互连结构，其特征在于，每个裸片中的连接点引出端沿着所述第一方向和第二方向按行列结构布设。


3.根据权利要求2所述的通用多裸片硅堆叠互连结构，其特征在于，每个裸片中沿着所述第一方向布设有若干行连接点引出端，和/或，沿着所述第二方向布设有若干列连接点引出端。


4.根据权利要求3所述的通用多裸片硅堆叠互连结构，其特征在于，所述每个裸片中沿着所述第一方向布设有若干行连接点引出端，包括：
每个裸片中沿着所述第一方向按相同的间隔均匀布设有若干行连接点引出端；或者，每个裸片中沿着所述第一方向随机布设有若干行连接点引出端。


5.根据权利要求1所述的通用多裸片硅堆叠互连结构，其特征在于，
连通各个裸片的跨裸片连线在所述硅连接层内分层布置。


6.根据权利要求1所述的通用多裸片硅堆叠互连结构，其特征在于，对于通过跨裸片连线相连的任意两个裸...

【专利技术属性】
技术研发人员：范继聪，徐彦峰，单悦尔，闫华，陈波寅，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：江苏;32