一种半导体器件及其制作方法技术

本发明专利技术公开一种半导体器件及其制作方法，涉及半导体技术领域，以减少PMOS器件中导电沟道的缺陷，提高半导体器件的性能。所述半导体器件的制作方法包括：提供一衬底，衬底包括N阱区和P阱区。在衬底上形成第一半导体材料层，第一半导体材料层至少覆盖在P阱区上。在衬底上形成第二半导体材料层，第二半导体材料层覆盖在N阱区上。第二半导体材料层所含有的材料不同于第一半导体材料层所含有的材料。在衬底上形成至少两个鳍状结构。在相邻鳍状结构之间形成浅槽隔离层。所述半导体器件采用上述半导体器件的制作方法制作形成。

【技术实现步骤摘要】
一种半导体器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种半导体器件及其制作方法。
技术介绍
在制作CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)器件时，一般采用STIfirst工艺制作具有不同沟道材料的NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)器件和PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)器件。但是，采用STIfirst工艺制作上述CMOS器件时，会使得PMOS器件中的导电沟道具有较多缺陷，不利于半导体器件的性能提升。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制作方法，用于减少PMOS器件中导电沟道的缺陷，提高半导体器件的性能。为了实现上述目的，本专利技术提供了一种半导体器件的制作方法，该制作方法包括：提供一衬底，衬底包括N阱区和P阱区；在衬底上形成第一半导体材料层，第一半导体材料层至少覆盖在P阱区上；<本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：/n提供一衬底，所述衬底包括N阱区和P阱区；/n在所述衬底上形成第一半导体材料层，所述第一半导体材料层至少覆盖在所述P阱区上；/n在所述衬底上形成第二半导体材料层，所述第二半导体材料层覆盖在所述N阱区上，所述第二半导体材料层所含有的材料不同于所述第一半导体材料层所含有的材料；/n在所述衬底上形成至少两个鳍状结构；/n在相邻所述鳍状结构之间形成浅槽隔离层。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底包括N阱区和P阱区；
在所述衬底上形成第一半导体材料层，所述第一半导体材料层至少覆盖在所述P阱区上；
在所述衬底上形成第二半导体材料层，所述第二半导体材料层覆盖在所述N阱区上，所述第二半导体材料层所含有的材料不同于所述第一半导体材料层所含有的材料；
在所述衬底上形成至少两个鳍状结构；
在相邻所述鳍状结构之间形成浅槽隔离层。


2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第二半导体材料层内含有Ge。


3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述衬底上形成第一半导体材料层包括：
在所述衬底上形成覆盖所述N阱区和P阱区的第一材料层；
处理位于所述N阱区上的所述第一材料层，或，处理对应所述N阱区的所述第一材料层和对应所述N阱区的所述衬底，形成凹槽，所述凹槽的深度小于、等于或大于所述第一材料层的厚度，使得剩余所述第一材料层形成所述第一半导体材料层。


4.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述第一材料层所含有的材料为Si；和/或，
所述第一材料层的层厚为20nm～100nm。


5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述衬底上形成第二半导体材料层包括：
在所述第一半导体材料层和所述N阱区的上方，形成覆盖所述第一半导体材料层和所述N阱区的第二材料层；
对所述第一半导体材料层和所述第二材料层，或对所述第二材料层进行平坦化处理，使得剩余所述第二材料层形成第二半导体材料层，所述第二半导体材料层的顶部与所述第一半导体材料层的顶部齐平。


6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述第二材料层所含有的材料为Si1-xGex，其中，0.2≤x≤0.7。


7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述衬底上形成第一半导体材料层后，所述在所述衬底上形成第二半导体材料层前，所述半导体器件的制作方法还包括：
形成覆盖所述第一半导体材料层和所述N阱区的第三材料层。


...

【专利技术属性】
技术研发人员：李永亮，程晓红，张青竹，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11