嵌入式外延层的制造方法技术

本发明专利技术公开了一种嵌入式外延层的制造方法，包括步骤：步骤一、采用干法刻蚀工艺在硅衬底中形成U型凹槽，凹槽的内侧表面具有凸凹不平结构；步骤二、对凹槽的内侧表面进行修复处理以使凸凹不平结构减少或消除；步骤三、在凹槽中填充嵌入式外延层。本发明专利技术能减少或消除干法刻蚀形成的凹槽的内侧表面的凸凹不平结构，使嵌入式外延层填充凹槽时无堆垛层错缺陷，从而能提高嵌入式外延层的质量并提高对沟道区应力，进而提高器件的性能。

【技术实现步骤摘要】
嵌入式外延层的制造方法
本专利技术涉及一种半导体集成电路的制造方法，特别涉及一种嵌入式外延层的制造方法。
技术介绍
随着技术的发展，器件的关键尺寸(CD)越来越小，器件的工艺节点达28nm以下时，往往需要在源漏区采用嵌入式外延层来改变沟道区的应力，从而提高载流子的迁移率并从而提高器件的性能。对于PMOS器件，嵌入式外延层通常采用锗硅外延层(SiGe)；对于NMOS器件，嵌入式外延层通常采用磷硅外延层(SiP)。通常在器件的栅极结构形成之后，在栅极结构的两侧先自对准形成凹槽；之后，再采用外延工艺在凹槽中自对准形成嵌入式外延层。现有工艺中，针对14nmPMOS的源(source)区和漏(drain)区，先通过干法刻蚀(Dryetch)形成U型凹槽，然后在凹槽内生长掺硼嵌入式锗硅外延层(SiGeB),SiGeB分为三层，紧贴凹槽内侧表面的的一层为第一层(L1)，L1为缓冲层(bufferlayer).由于Dryetch对凹槽侧壁和底部的刻蚀作用，使得侧壁和底部即凹槽的内侧表面会形成细小的凹凸不平结构。这种凹凸不平结构的表面会使外延生长锗硅(SiGe)时产生堆垛层错缺陷(stackingfault),从而影响漏电。同样，针对14nmNMOS的source和drain区，也存在同样的问题。下面根据附图对现有方法做进一步的详细说明：如图1A至图1D所示，是现有嵌入式外延层的制造方法各步骤中的器件结构示意图；现有嵌入式外延层的制造方法包括如下步骤：步骤一、如图1A所示，采用干法刻蚀工艺在硅衬底101中形成凹槽105，所述凹槽105的剖面呈U型结构且所述凹槽105的内侧表面具有由所述干法刻蚀带来的凸凹不平结构，所述凸凹不平结构请参考标记106对应的结构所示。现有中，在所述硅衬底101上形成有栅极结构，所述凹槽105自对准形成在所述栅极结构两侧的所述凹槽105中。所述栅极结构包括依次叠加的栅介质层和多晶硅栅102。在所述多晶硅栅102的顶部覆盖有顶部硬掩膜层103，在所述多晶硅栅102的侧面形成有侧墙104。通常，所述顶部硬掩膜层103的材料包括氧化硅或氮化硅。所述侧墙104的材料包括氧化硅或氮化硅。步骤二、在所述凹槽105中填充嵌入式外延层。通常，所述嵌入式外延层的外延生长工艺为选择性外延生长工艺。所述嵌入式外延层的填充工艺包括三个分步骤，以形成PMOS的嵌入式锗硅外延层107为例，三个分步骤依次为：如图1B所示，形成所述锗硅缓冲层107a，可以看出，会形成如标记108所示的堆垛层错缺陷。如图1C所示，形成所述锗硅主体层107b，堆垛层错缺陷108会进一步放大。如图1D所示，形成所述锗硅盖帽层107c,堆垛层错缺陷108会进一步放大。
技术实现思路
本专利技术所要解决的技术问题是提供一种嵌入式外延层的制造方法，能减少或消除干法刻蚀形成的凹槽的内侧表面的凸凹不平结构，使嵌入式外延层填充凹槽时无堆垛层错缺陷，从而能提高嵌入式外延层的质量并提高对沟道区应力，进而提高器件的性能。为解决上述技术问题，本专利技术提供的嵌入式外延层的制造方法包括如下步骤：步骤一、采用干法刻蚀工艺在硅衬底中形成凹槽，所述凹槽的剖面呈U型结构且所述凹槽的内侧表面具有由所述干法刻蚀带来的凸凹不平结构。步骤二、对所述凹槽的内侧表面进行修复处理以使所述凸凹不平结构减少或消除，所述修复处理后的所述凹槽的内侧表面保证在后续嵌入式外延层的填充工艺中堆垛层错缺陷。步骤三、在所述凹槽中填充嵌入式外延层。进一步的改进是，步骤二的所述修复处理包括：在所述凹槽的内侧表面外延生长一层硅本征层。进一步的改进是，步骤一中，在所述硅衬底上形成有栅极结构，所述凹槽自对准形成在所述栅极结构两侧的所述凹槽中。所述栅极结构包括依次叠加的栅介质层和多晶硅栅。在所述多晶硅栅的顶部覆盖有顶部硬掩膜层，在所述多晶硅栅的侧面形成有侧墙。进一步的改进是，所述顶部硬掩膜层的材料包括氧化硅或氮化硅。所述侧墙的材料包括氧化硅或氮化硅。进一步的改进是，所述硅衬底上同时集成有PMOS或NMOS。进一步的改进是，所述PMOS具有对应的所述嵌入式外延层，所述PMOS的所述嵌入式外延层为嵌入式锗硅外延层。进一步的改进是，在形成所述嵌入式锗硅外延层时，在步骤一中还包括进行光刻工艺将所述NMOS的形成区域覆盖以及将所述PMOS的形成区域打开。进一步的改进是，所述NMOS具有对应的所述嵌入式外延层，所述NMOS的所述嵌入式外延层为嵌入式磷硅外延层。进一步的改进是，在形成所述嵌入式磷硅外延层时，在步骤一中还包括进行光刻工艺将所述PMOS的形成区域覆盖以及将所述NMOS的形成区域打开。进一步的改进是，所述嵌入式锗硅外延层包括依次叠加的锗硅缓冲层、锗硅主体层和锗硅盖帽层。进一步的改进是，步骤三中，所述嵌入式锗硅外延层的外延生长工艺条件包括：温度为500℃～800℃，腔体压强为1torr～100torr。工艺气体包括：硅源气体、锗源气体、HCl和载气。进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述锗源气体包括GeH4，所述载气包括H2和N2。进一步的改进是，所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述锗源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。进一步的改进是，所述嵌入式磷硅外延层包括依次叠加的磷硅缓冲层、磷硅主体层和磷硅盖帽层。进一步的改进是，步骤三中，所述嵌入式磷硅外延层的外延生长工艺条件包括：温度为500℃～800℃，腔体压强为1torr～100torr。工艺气体包括：硅源气体、磷源气体、HCl和载气。进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3，所述载气包括H2和N2。进一步的改进是，所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。进一步的改进是，所述PMOS管和所述NMOS管的技术节点包括40nm、28nm和14nm以下。进一步的改进是，步骤三之后，还包括进行源漏注入在所述嵌入式外延层中形成源区和漏区的步骤，所述PMOS管的源区和漏区都为P+掺杂；所述NMOS管的源区和漏区都为N+掺杂。进一步的改进是，步骤一中的所述栅极结构为最终栅极结构。或者，最终栅极结构为金属栅，后续还包括将所述多晶硅栅替换为金属栅的步骤；所述栅介质层的材料包括二氧化硅或高介电常数材料。本专利技术在干法刻蚀形成U型凹槽后，增加了一步针对凹槽内侧表面的凸凹不平结构进行修复处理的步骤，最后能减少或消除干法刻蚀形成的本文档来自技高网...

【技术保护点】
1.一种嵌入式外延层的制造方法，其特征在于，包括如下步骤：/n步骤一、采用干法刻蚀工艺在硅衬底中形成凹槽，所述凹槽的剖面呈U型结构且所述凹槽的内侧表面具有由所述干法刻蚀带来的凸凹不平结构；/n步骤二、对所述凹槽的内侧表面进行修复处理以使所述凸凹不平结构减少或消除，所述修复处理后的所述凹槽的内侧表面保证在后续嵌入式外延层的填充工艺中堆垛层错缺陷；/n步骤三、在所述凹槽中填充嵌入式外延层。/n

【技术特征摘要】
1.一种嵌入式外延层的制造方法，其特征在于，包括如下步骤：
步骤一、采用干法刻蚀工艺在硅衬底中形成凹槽，所述凹槽的剖面呈U型结构且所述凹槽的内侧表面具有由所述干法刻蚀带来的凸凹不平结构；
步骤二、对所述凹槽的内侧表面进行修复处理以使所述凸凹不平结构减少或消除，所述修复处理后的所述凹槽的内侧表面保证在后续嵌入式外延层的填充工艺中堆垛层错缺陷；
步骤三、在所述凹槽中填充嵌入式外延层。


2.如权利要求1所述的嵌入式外延层的制造方法，其特征在于：步骤二的所述修复处理包括：在所述凹槽的内侧表面外延生长一层硅本征层。


3.如权利要求1所述的嵌入式外延层的制造方法，其特征在于：步骤一中，在所述硅衬底上形成有栅极结构，所述凹槽自对准形成在所述栅极结构两侧的所述凹槽中；
所述栅极结构包括依次叠加的栅介质层和多晶硅栅；
在所述多晶硅栅的顶部覆盖有顶部硬掩膜层，在所述多晶硅栅的侧面形成有侧墙。


4.如权利要求3所述的嵌入式外延层的制造方法，其特征在于：所述顶部硬掩膜层的材料包括氧化硅或氮化硅；
所述侧墙的材料包括氧化硅或氮化硅。


5.如权利要求3所述的嵌入式外延层的制造方法，其特征在于：所述硅衬底上同时集成有PMOS或NMOS。


6.如权利要求5所述的嵌入式外延层的制造方法，其特征在于：所述PMOS具有对应的所述嵌入式外延层，所述PMOS的所述嵌入式外延层为嵌入式锗硅外延层。


7.如权利要求6所述的嵌入式外延层的制造方法，其特征在于：在形成所述嵌入式锗硅外延层时，在步骤一中还包括进行光刻工艺将所述NMOS的形成区域覆盖以及将所述PMOS的形成区域打开。


8.如权利要求5所述的嵌入式外延层的制造方法，其特征在于：所述NMOS具有对应的所述嵌入式外延层，所述NMOS的所述嵌入式外延层为嵌入式磷硅外延层。


9.如权利要求8所述的嵌入式外延层的制造方法，其特征在于：在形成所述嵌入式磷硅外延层时，在步骤一中还包括进行光刻工艺将所述PMOS的形成区域覆盖以及将所述NMOS的形成区域打开。


10.如权利要求6所述的嵌入式外延层的制造方法，其特征在于：所述嵌入式锗硅外延层包括依次叠加的锗硅缓冲层、锗硅主体层和锗硅盖帽层。


11.如权利要求10所述的嵌入式外延层的制造方法，其特征在于：步骤三中，所述嵌入...

【专利技术属性】
技术研发人员：涂火金，刘厥扬，胡展源，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31