半导体装置及其制造方法制造方法及图纸

实施方式提供一种能够使采用了贴合技术的半导体装置中接合垫的配置或配线呈现更好的形态的半导体装置及其制造方法。根据一个实施方式，半导体装置具备第1芯片，该第1芯片具有：第1衬底；控制电路，设置在所述第1衬底上；及第1焊垫，设置在所述控制电路的上方，且电连接于所述控制电路。所述装置还具备第2芯片，该第2芯片具有：第2焊垫，设置在所述第1焊垫上；插塞，设置在所述第2焊垫的上方，沿着第1方向延伸，且包含距离所述第1衬底越远则与所述第1方向正交的截面上的直径越大的部分；及接合垫，设置在所述插塞上，与所述第1方向交叉，且通过所述插塞与所述第2焊垫电连接。

【技术实现步骤摘要】
半导体装置及其制造方法[相关申请案]本申请案享有以日本专利申请案2019-44106号(申请日：2019年3月11日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种半导体装置及其制造方法。
技术介绍
在采用了使晶圆彼此贴合的贴合技术的半导体装置中，接合垫的配置、或接合垫相对于逻辑电路等的配线要考虑到例如制造成本或可靠性等而择优选用。
技术实现思路
实施方式提供一种能够将采用了贴合技术的半导体装置中接合垫的配置或配线设定为更佳态样的半导体装置及其制造方法。根据一个实施方式，半导体装置具备第1芯片，该第1芯片具有：第1衬底；控制电路，设置在所述第1衬底上；及第1焊垫，设置在所述控制电路的上方，且电连接于所述控制电路。所述装置还具备第2芯片，该第2芯片具有：第2焊垫，设置在所述第1焊垫上；插塞，设置在所述第2焊垫的上方，沿着第1方向延伸，且包含距离所述第1衬底越远则与所述第1方向正交的截面上的直径越大的部分；及接合垫，设置在所述插塞上，与本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备第1芯片及第2芯片，/n该第1芯片具有：/n第1衬底；/n控制电路，设置在所述第1衬底上；及/n第1焊垫，设置在所述控制电路的上方，且电连接于所述控制电路；/n该第2芯片具有：/n第2焊垫，设置在所述第1焊垫上；/n插塞，设置在所述第2焊垫的上方，沿着第1方向延伸，且包含距离所述第1衬底越远则与所述第1方向正交的截面上的直径越大的部分；及/n接合垫，设置在所述插塞上，与所述第1方向交叉，且通过所述插塞与所述第2焊垫电连接。/n

【技术特征摘要】
20190311 JP 2019-0441061.一种半导体装置，具备第1芯片及第2芯片，
该第1芯片具有：
第1衬底；
控制电路，设置在所述第1衬底上；及
第1焊垫，设置在所述控制电路的上方，且电连接于所述控制电路；
该第2芯片具有：
第2焊垫，设置在所述第1焊垫上；
插塞，设置在所述第2焊垫的上方，沿着第1方向延伸，且包含距离所述第1衬底越远则与所述第1方向正交的截面上的直径越大的部分；及
接合垫，设置在所述插塞上，与所述第1方向交叉，且通过所述插塞与所述第2焊垫电连接。


2.根据权利要求1所述的半导体装置，其中
所述第1芯片还具备：
第3焊垫，设置在所述控制电路的上方，且电连接于所述控制电路；
所述第2芯片还具备：
第4焊垫，设置在所述第3焊垫上；及
存储单元阵列，电连接于所述第4焊垫。


3.根据权利要求1所述的半导体装置，其中
所述第2芯片还具备设置在所述接合垫上的绝缘膜，且
所述绝缘膜具有使所述接合垫的上表面露出的开口部。


4.根据权利要求3所述的半导体装置，其中
所述开口部设置于在所述第1方向上与所述插塞重叠的位置。


5.根据权利要求3所述的半导体装置，其中
所述开口部设置于在所述第1方向上不与所述插塞重叠的位置。


6.根据权利要求5所述的半导体装置，其中
所述开口部设置于在所述第1方向上与所述第2芯片内的存储单元阵列重叠的位置。


7.根据权利要求...

【专利技术属性】
技术研发人员：饭岛纯，田上政由，荒井伸也，冨松孝宏，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP