一种CMOS图像传感器内的卷积运算架构制造技术

本发明专利技术公开了一种CMOS图像传感器内的卷积运算架构。具有作为实现感光和乘加运算的基本单元的像素内电路、由基本单元组成的用于实现阵列卷积运算的像素阵列电路；一基本单元控制图像一像素，基本单元的一组元件代表图像像素一通道，用卷积核一像素一通道的权重值控制一基本单元中一元件PMOS晶体管的导通时间；通过元件中的PMOS晶体管切换导通控制电容的充放电，进而控制各组元件电容电压，实现单像素运算控制。本发明专利技术能在感光同时完成卷积神经网络第一层运算，并将第一层运算结果转化为数字信号进行输出，减少后续计算的能耗，具有高动态范围、高帧率、低功耗、支持可变卷积运算参数等特点。

【技术实现步骤摘要】
一种CMOS图像传感器内的卷积运算架构
本专利技术公开了一种CMOS图像传感器的卷积运算架构，特别涉及了一种能完成卷积神经网络第一层卷积运算的CMOS图像传感器的卷积运算架构。
技术介绍
在图像领域，随着卷积神经网络(CNN)等机器学习技术的不断发展，目标检测、人脸识别等应用逐渐成熟，各种机器视觉感知系统被提出。在多数应用场景中，机器视觉系统都需要长时间持续拍摄和工作，对功耗要求很严格，尤其是使用电池供电的设备，如野外监控设备、可穿戴设备等。然而，这些系统的功耗问题尚未得到好的解决。一方面，深度学习算法往往具有较高的计算量需求，使其计算功耗居高不下。另一方面，传统的图像传感器是为了获得更高分辨率的图像而设计的，其需要高能耗的模拟读出电路，这同样是机器视觉系统能源效率提升的一个重要瓶颈。采用CNN进行运算的机器视觉系统可以分为两个主要部分，起感知作用的CMOS图像传感器(CIS)，以及起运算功能的计算模块。由于卷积运算的计算量高，出于效率与资源两方面的原因，很多终端物联网设备只能将运算数据送往云端服务器进行计算，这样的数据传输过程中又产生本文档来自技高网...

【技术保护点】
1.一种CMOS图像传感器内的卷积运算架构，其特征在于：/n具有作为实现感光和乘加运算的基本单元的像素内电路；/n具有主要由若干上述基本单元组成的用于实现阵列卷积运算的像素阵列电路。/n

【技术特征摘要】
1.一种CMOS图像传感器内的卷积运算架构，其特征在于：
具有作为实现感光和乘加运算的基本单元的像素内电路；
具有主要由若干上述基本单元组成的用于实现阵列卷积运算的像素阵列电路。


2.根据权利要求1所述的一种CMOS图像传感器内的卷积运算架构，其特征在于：所述的基本单元，主要由PMOS晶体管RST及完全相同的四组元件组成，四组元件结构相同，第一组元件包括用于控制读出的PMOS晶体管RD1、用于控制曝光时间的PMOS晶体管W1、用于感光的光电二极管D1和用于存储电荷的电容C1，光电二极管D1的1脚与PMOS晶体管W1的2脚相连，PMOS晶体管W1的1脚、PMOS晶体管RD1的2脚均和电容C1的1脚相连，光电二极管D1的2脚和电容C1的2脚接地；四组元件的PMOS管RD1～4的1脚、PMOS晶体管RST的2脚相连接到一起作为互连脚convlink；四组元件的PMOS晶体管W1～W4和PMOS晶体管RD1～RD4的3脚以及PMOS晶体管RST的3脚均连接到外部的开关控制信号，PMOS晶体管RST的1脚接电源电压。


3.根据权利要求2所述的一种CMOS图像传感器内的卷积运算架构，其特征在于：所述的互连脚convlink为双向的输入/输出端口，用于相邻基本单元之间的连接。


4.根据权利要求1所述的一种CMOS图像传感器内的卷积运算架构，其特征在于：所述的像素阵列电路具体组成为：
由各个基本单元按矩阵排...

【专利技术属性】
技术研发人员：黄科杰，宋瑞冰，沈海斌，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33