在多重图案化处理中使用原子层沉积的间隔件轮廓控制制造技术

本文描述了用于在多重图案化处理中使用原子层沉积(ALD)来控制间隔件轮廓的方法和设备。以多图案化方案将氧化硅间隔件沉积在图案化的芯材料和衬底的目标层上。通过多个ALD循环在包括氧化时间、等离子功率和衬底温度的第一氧化条件下沉积氧化硅间隔件的第一厚度。在第二氧化条件下通过多个ALD循环沉积氧化硅间隔件的第二厚度，其中第二氧化条件与第一氧化条件的区别在于一个或多个参数。在蚀刻图案化的芯材料之后，氧化硅间隔件的所得轮廓至少部分取决于第一和第二氧化条件。

【技术实现步骤摘要】
【国外来华专利技术】在多重图案化处理中使用原子层沉积的间隔件轮廓控制相关申请的交叉引用本申请要求于2018年1月26日提交的并且名称为“SPACERPROFILECONTROLUSINGATOMICLAYERDEPOSITIONINAMULTIPLEPATTERNINGPROCESS”的美国专利申请No.15/881,506的优先权利益，在此通过引用将其整体并入本文并且用于所有目的。
本公开总体上涉及半导体装置的制造中的多重图案化处理，并且更具体地涉及对在多重图案化处理中使用原子层沉积的间隔件和掩模的轮廓控制。
技术介绍
先进集成电路的制造通常涉及在半导体的大批量制造中对小特征进行图案化。多种图案化技术可以实现基于光刻技术(例如193nm浸没式光刻)的特征尺寸缩放。自对准双重图案化是多重图案化技术的一个示例。
技术实现思路
本公开涉及用于控制多个间隔件的斜度的方法。所述方法包括：在等离子体室中，通过原子层沉积(ALD)在包括图案化的芯材料和在所述图案化的芯材料下面的目标层的衬底上沉积第一厚度的氧化硅间隔件层，以及在所述等离子体室中，通过ALD在所述衬底上沉积第二厚度的所述氧化硅间隔件层。通过ALD沉积所述第一厚度的所述氧化硅间隔件层包括将所述衬底暴露于第一剂量的含硅前体以及在第一氧化条件下将所述衬底暴露于氧化剂的等离子体。通过ALD沉积所述第二厚度的所述氧化硅间隔件层包括将所述衬底暴露于第二剂量的所述含硅前体以及在第二氧化条件下将所述衬底暴露于所述氧化剂的等离子体，其中所述第二氧化条件不同于所述第一氧化条件。所述方法还包括在所述等离子体室中，蚀刻所述图案化的芯材料以从所述氧化硅间隔件层形成多个间隔件，其中，所述多个间隔件用作所述目标层的掩模。在一些实施方案中，所述第二氧化条件与所述第一氧化条件的区别在于以下一者或多者：(1)氧化时间；(2)射频(RF)功率；以及(3)衬底温度。在一些实施方案中，所述第二氧化条件包括第二氧化时间和第二RF功率，并且所述第一氧化条件包括第一氧化时间和第一RF功率，所述第二氧化时间大于所述第一氧化时间，而所述第二RF功率大于所述第一RF功率。在一些实施方案中，所述第二氧化条件包括第二氧化时间和第二RF功率，并且所述第一氧化条件包括第一氧化时间和第一RF功率，所述第二氧化时间小于所述第一氧化时间，而所述第二RF功率小于所述第一RF功率。在一些实施方案中，所述第二氧化条件包括第二衬底温度，并且所述第一氧化条件包括第一衬底温度，其中，所述第二衬底温度不同于所述第一衬底温度。所述方法还可以包括：使衬底支撑件的温度从所述第一衬底温度渐变(ramping)到所述第二衬底温度。在一些实施方案中，沉积所述第一厚度的所述氧化硅间隔件层、沉积所述第二厚度的所述氧化硅间隔件层以及蚀刻所述图案化的芯材料的操作在所述等离子体室中进行，而没有在操作之间引入真空中断。在一些实施方案中，所述等离子体室中的压强在约1毫托(mTorr)与约100毫托之间。在一些实施方案中，沉积所述第一厚度的所述氧化硅间隔件层包括施加以下操作的X次循环：(i)将所述衬底暴露于所述第一剂量的所述含硅前体，以及(ii)在所述第一氧化条件下将所述衬底暴露于所述氧化剂的所述等离子体中，并且其中沉积所述第二厚度的所述氧化硅间隔件层包括施加以下操作的Y次循环：(iii)将所述衬底暴露于所述第二剂量的所述含硅前体，以及(iv)在所述第二氧化条件下将所述衬底暴露于所述氧化剂的所述等离子体中，其中X和Y是彼此不同的整数。所述第一氧化条件可以包括第一氧化时间，并且所述第二氧化条件可以包括第二氧化时间，所述第一氧化时间在所述X次循环中逐渐改变，并且所述第二氧化时间在所述Y次循环中逐渐改变。在一些实施方案中，所述第一氧化条件可以包括第一RF功率，并且所述第二氧化条件可以包括第二RF功率，所述第一RF功率在所述X次循环中逐渐改变，并且所述第二RF功率在所述Y次循环中逐渐改变。在一些实施方案中，所述多个间隔件中的每一个的上部具有斜度，其中，所述斜度至少部分地取决于所述第一氧化条件和所述第二氧化条件。本公开还涉及一种用于控制多个氧化硅间隔件的斜度的设备。所述设备包括：等离子体室；RF电源，其耦合到等离子体室并被配置为将RF功率传送到所述等离子体室；衬底支撑件，其用于在所述等离子体室中支撑衬底，其中，所述衬底包括图案化的芯材料和在所述图案化的芯材料下方的目标层；和控制器。所述控制器被配置为提供用于执行以下操作的指令：(i)在所述等离子体室中，通过原子层沉积(ALD)在所述衬底上沉积第一厚度的氧化硅间隔件层，其中通过ALD沉积所述第一厚度的所述氧化硅间隔件层包括将所述衬底暴露于第一剂量的含硅前体以及在第一氧化条件下将所述衬底暴露于氧化剂的等离子体；(ii)在所述等离子体室中，通过ALD在所述第一厚度的所述氧化硅间隔件层上沉积第二厚度的所述氧化硅间隔件层，其中通过ALD沉积所述第二厚度的所述氧化硅间隔件层包括将所述衬底暴露于第二剂量的所述含硅前体以及在第二氧化条件下将所述衬底暴露于所述氧化剂的等离子体，所述第二氧化条件不同于所述第一氧化条件；以及(iii)在所述等离子体室中，蚀刻所述图案化的芯材料以从所述氧化硅间隔件层形成多个氧化硅间隔件，其中，所述多个氧化硅间隔件用作所述目标层的掩模。在一些实施方案中，所述第二氧化条件与所述第一氧化条件的区别在于以下一者或多者：(1)氧化时间；(2)射频(RF)功率；以及(3)衬底温度。在一些实施方案中，所述多个氧化硅间隔件的每一个的上部具有斜度，其中，所述斜度至少部分地取决于所述第一氧化条件和所述第二氧化条件。以下参照附图以进一步说明这些及其他方面。附图说明图1为根据一些实现方式而用于执行蚀刻及ALD操作的示例处理设备的示意图。图2A-2I为根据一些实现方式的处于示例多重图案化方案(scheme)中的衬底的示意图。图3示出了在沉积氧化硅膜时多个ALD循环的示例性时序图。图4A示出了根据一些实施方案的在第一氧化条件下沉积氧化硅膜时的单个ALD循环的示例时序图。图4B示出了根据一些实施方案的当在第二氧化条件下沉积氧化硅膜时的单个ALD循环的示例性时序图。图5示出了根据一些实施方案的通过ALD和蚀刻形成多个氧化硅间隔件的示例性方法的流程图。图6A-6D是根据一些实施方案的用于形成多个具有正斜度轮廓的氧化硅间隔件的各个阶段的示意图。图7A-7D是根据一些实现的用于形成多个具有负斜度轮廓的氧化硅间隔件的各个阶段的示意图。图8A-8D是根据一些实施方案的用于形成具有竖直轮廓的多个氧化硅间隔件的各个阶段的示意图。图9示出了根据一些实施方案的描绘在用于以多个图案化方案形成多个氧化硅间隔件的方法中的各种操作的处理流程图。图10A示出了在去除无定形碳芯之后具有正斜度轮廓的多个氧化硅间隔件的图像。图10B示出了在去除无定形碳芯之后具有负斜度轮廓的多个氧化硅间隔件的图像。图11A示出了在去除旋涂碳芯之后具有正斜度轮廓的多个氧化硅间本文档来自技高网...

【技术保护点】
1.一种方法，其包括：/n在等离子体室中，通过原子层沉积(ALD)在包括图案化的芯材料和在所述图案化的芯材料下面的目标层的衬底上沉积第一厚度的氧化硅间隔件层，其中通过ALD沉积所述第一厚度的所述氧化硅间隔件层包括将所述衬底暴露于第一剂量的含硅前体以及在第一氧化条件下将所述衬底暴露于氧化剂的等离子体；/n在所述等离子体室中，通过ALD在所述衬底上沉积第二厚度的所述氧化硅间隔件层，其中通过ALD沉积所述第二厚度的所述氧化硅间隔件层包括将所述衬底暴露于第二剂量的所述含硅前体以及在第二氧化条件下将所述衬底暴露于所述氧化剂的等离子体，所述第二氧化条件不同于所述第一氧化条件；以及/n在所述等离子体室中，蚀刻所述图案化的芯材料以从所述氧化硅间隔件层形成多个间隔件，其中，所述多个间隔件用作所述目标层的掩模。/n

【技术特征摘要】
【国外来华专利技术】20180126 US 15/881,5061.一种方法，其包括：
在等离子体室中，通过原子层沉积(ALD)在包括图案化的芯材料和在所述图案化的芯材料下面的目标层的衬底上沉积第一厚度的氧化硅间隔件层，其中通过ALD沉积所述第一厚度的所述氧化硅间隔件层包括将所述衬底暴露于第一剂量的含硅前体以及在第一氧化条件下将所述衬底暴露于氧化剂的等离子体；
在所述等离子体室中，通过ALD在所述衬底上沉积第二厚度的所述氧化硅间隔件层，其中通过ALD沉积所述第二厚度的所述氧化硅间隔件层包括将所述衬底暴露于第二剂量的所述含硅前体以及在第二氧化条件下将所述衬底暴露于所述氧化剂的等离子体，所述第二氧化条件不同于所述第一氧化条件；以及
在所述等离子体室中，蚀刻所述图案化的芯材料以从所述氧化硅间隔件层形成多个间隔件，其中，所述多个间隔件用作所述目标层的掩模。


2.根据权利要求1所述的方法，其中，所述第二氧化条件与所述第一氧化条件的区别在于以下一者或多者：(1)氧化时间；(2)射频(RF)功率；以及(3)衬底温度。


3.根据权利要求2所述的方法，其中对于所述第一氧化条件和所述第二氧化条件中的每一个，所述氧化时间介于约0.25秒和约5秒之间。


4.根据权利要求2所述的方法，其中对于所述第一氧化条件和所述第二氧化条件中的每一个，所述RF功率介于约100瓦和约10,000瓦之间。


5.根据权利要求2所述的方法，其中对于所述第一氧化条件和所述第二氧化条件中的每一个，所述衬底温度介于约0℃和约100℃之间。


6.根据权利要求1所述的方法，其中所述第二氧化条件包括第二氧化时间和第二RF功率，并且所述第一氧化条件包括第一氧化时间和第一RF功率，所述第二氧化时间大于所述第一氧化时间，而所述第二RF功率大于所述第一RF功率。


7.根据权利要求1所述的方法，其中，所述第二氧化条件包括第二氧化时间和第二RF功率，并且所述第一氧化条件包括第一氧化时间和第一RF功率，所述第二氧化时间小于所述第一氧化时间，而所述第二RF功率小于所述第一RF功率。


8.根据权利要求1所述的方法，其中，所述第二氧化条件包括第二衬底温度，并且所述第一氧化条件包括第一衬底温度，其中，所述第二衬底温度不同于所述第一衬底温度。


9.根据权利要求8所述的方法，其还包括：
使衬底支撑件的温度从所述第一衬底温度渐变到所述第二衬底温度。


10.根据权利要求1至9中任一项所述的方法，其中，沉积所述第一厚度的所述氧化硅间隔件层、沉积所述第二厚度的所述氧化硅间隔件层以及蚀刻所述图案化的芯材料的操作在所述等离子体室中进行，而没有在操作之间引入真空中断。


11.根据权利要求1至9中任一项所述的方法，其中，所述等离子体室中的压强在约1毫托与约100毫托之间。


12.根据权利要求1至9中任一项所述的方法，其还包括：
在蚀刻所述图案化的芯材料之前，蚀刻所述氧化硅间隔件层的一部分。


13.根据权利要求1至9中任一项所述的方法，其中，沉积所述第一厚度的所述氧化硅间隔件层包括施加以下操作的X次循环：(i)将所述衬底暴露于所述第一剂量的所述含硅前体，以及...

【专利技术属性】
技术研发人员：米尔扎弗·阿巴查夫，傅乾，山口叶子，亚伦·埃普勒，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：美国;US