时钟展频方法和时钟展频电路技术

时钟展频方法和时钟展频电路，涉及电子技术。本发明专利技术的时钟展频电路包括：N相位时钟产生电路；相位偏移叠加电路，以N相位时钟产生电路的输出信号作为输入信号，其控制端与相位选择控制电路连接，用于对选定的两路输入信号进行相位偏移叠加处理；相位偏移叠加电路具有输出端和逻辑运算模块，所述逻辑运算模块用于对两个参考时钟进行逻辑运算以获得输出时钟；相位选择控制电路，用于选择N相位时钟产生电路的输出信号作为相位偏移叠加电路的偏移叠加信号源。本发明专利技术的电路相对传统的基于PLL产生展频时钟的电路更简单，可以完全独立于PLL模块。

【技术实现步骤摘要】
时钟展频方法和时钟展频电路
本专利技术涉及电子技术。
技术介绍
展频时钟(SpreadSpectrumClocking，简称SSC，也可以称为扩频时钟)的主要目的是减小电磁辐射(Electromagneticinterferce，简称EMI，或者称为电磁干扰)。固定频率时钟的能量集中在固定频率点。展频时钟的频率随时间做周期性变化，所以展频时钟的电磁辐射分散在展频的频带上。因此，展频时钟相比于固定频率时钟的电磁辐射大大降低。电磁辐射会对其他电子设备造成干扰，影响正常的通信和功能。对一些电子产品，特别是消费类电子产品，一些行业组织如全美联邦通讯委员会(FederalCommunicationcommission，简称FCC)和欧盟都制定了相应的电磁辐射标准，对于电子系统可产生的电磁辐射量做出了限制。对于不达标的电子产品，不能取得相应的认证，不能在目标市场销售。中国专利CN203014779U的“展频锁相环控制电路”公开了第一种现有技术，电路主要构成如图1所示。无展频时钟产生功能的传统PLL由相位比较器、电荷泵、滤波器、电压控制振荡电路、分频器构成。上述专利以及其他当前普遍使用的展频产生电路，均是基于传统的锁相环(PLL)电路结构。使用三角波发生器和调制器对锁相环的分频器进行控制，使得分频比随时间周期变化，起到产生展频时钟的目的。现有技术技术的主要问题是：三角波发生器和调制器普遍使用△-Σ调制电路实现，电路较为复杂。如果原PLL不支持展频时钟功能，需要对PLL电路进行较大修改，不利于电路的移植。对于购买的PLL知识产权(IP)核，如果原PLL不支持展频时钟功能，不能修改PLL电路则无法直接产生展频时钟。
技术实现思路
本专利技术所要解决的技术问题是，提供一种完全独立于PLL模块且结构简单的展频时钟电路以及时钟展频方法。本专利技术解决所述技术问题采用的技术方案是，时钟展频方法，其特征在于，包括下述步骤：1)通过对输入时钟信号进行相位偏移，产生等相位差的N路偏移时钟信号P(1)～P(N)，其中第k路偏移时钟信号P(k)与第k+1路偏移时钟信号P(k+1)的相位差为预设值△P，并且第N路偏移时钟信号和第1路偏移时钟信号的相位差亦为预设值△P，k＝1,2，...N-1；N为大于3的整数；2)设定步长值a，并选定一路偏移时钟信号P(x)作为起始信号，序号x为不大于N的任一正整数；3)产生第一频率的输出时钟，包括下述子步骤：(3.1)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；(3.2)以x+a作为下一次逻辑运算中的x值，然后返回步骤(3.1)；4)产生第二频率的输出时钟，包括下述子步骤：(4.1)改变步长值a的取值；(4.2)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；(4.3)以x+a作为下一次逻辑运算中的x值，然后返回步骤(4.2)；以上各步中，x和x+a皆以N为计数周期循环。(若x大于N，则以x％N作为下次逻辑运算中的x值；若x+a大于N，则以(x+a)％N作为下次逻辑运算中的x值；)还包括步骤5)：对输出时钟信号进行占空比调整。本专利技术还提供一种采用前述时钟展频方法的时钟展频电路，其特征在于，包括：N相位时钟产生电路，用于向相位偏移叠加电路提供N路输出信号，其中第N路输出信号为基于输入时钟的N-1个相位偏移量的时钟信号，N为大于3的整数；相位偏移叠加电路，以N相位时钟产生电路的输出信号作为输入信号，其控制端与相位选择控制电路连接，用于对选定的两路输入信号进行相位偏移叠加处理；相位偏移叠加电路具有输出端和逻辑运算模块，所述逻辑运算模块用于对两个参考时钟进行逻辑运算以获得输出时钟；相位选择控制电路，用于选择N相位时钟产生电路的输出信号作为相位偏移叠加电路的偏移叠加信号源。还包括一个占空比调节电路，其输入端接相位偏移叠加电路的输出端。所述特定跃变沿为上升沿或下降沿之一，即，仅以上升沿为特定跃变沿，或者仅以下降沿为特定跃变沿。所述信号沿为上升沿或下降沿之一，即，仅以上升沿为信号沿，或者仅以下降沿为信号沿。本专利技术的电路相对传统的基于PLL产生展频时钟的电路更简单。本专利技术的电路可以完全独立于PLL模块。本电路的输入时钟可以由本芯片内部集成的PLL模块、本芯片内部集成的其他时钟产生模块提供，也可以由片外的晶振、片外的时钟芯片等提供。因此，本电路移植性较好。本专利技术电路不需要更改PLL电路，因此也适用于与购买的PLL等知识产权(IP)核集成。附图说明图1是对比文件的原理图。图2是本专利技术的电路图。图3是本专利技术时钟脉冲对应关系示意图。图4是本专利技术产生频率f1的输出时钟信号原理图。图5是本专利技术对等相位差偏移时钟信号进行循环选择的示意图。图6是本专利技术的时钟频率关系示意图。具体实施方式参见图1～3。时钟展频方法，其特征在于，包括下述步骤：1)通过对输入时钟信号进行相位偏移，产生等相位差的N路偏移时钟信号P(1)～P(N)，其中第k路偏移时钟信号P(k)与第k+1路偏移时钟信号P(k+1)的相位差为预设值△P，并且第N路偏移时钟信号和第1路偏移时钟信号的相位差亦为预设值△P，k＝1,2，...N-1；N为大于3的整数；2)设定步长值a，并选定一路偏移时钟信号P(x)作为起始信号，序号x为不大于N的任一正整数；3)产生第一频率的输出时钟，包括下述子步骤：(3.1)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；(3.2)以x+a作为下一次逻辑运算中的x值，然后返回步骤(3.1)；4)产生第二频率的输出时钟，包括下述子步骤：(4.1)改变步长值a的取值；(4.2)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；(4.3)以x+a作为下一次逻辑运算中的x值，然后返回步骤(4.2)；以上各步中，x和x+a皆以N为计数周期循环，即，若x大于N，则以x％N作为下次逻辑运算中的x值；若x+a大于N，则以(x+a)％N作为下次逻辑运算中的x值。x％N表示x除以N的余数，％表示取余数。还包括步骤5)：对输出时钟信号进行占空比调整。本专利技术还提供一种采用前述时钟展频方法的时钟展频电路，其特征在于，包括：N相位时钟产生电路，用于向相位偏移叠加电路提供N路输出信号，其中第N路输出信号为基于输入时钟的N-1个相位偏移量的时本文档来自技高网...

【技术保护点】
1.时钟展频方法，其特征在于，包括下述步骤：/n1)通过对输入时钟信号进行相位偏移，产生等相位差的N路偏移时钟信号P(1)～P(N)，其中第k路偏移时钟信号P(k)与第k+1路偏移时钟信号P(k+1)的相位差为预设值△P，并且第N路偏移时钟信号和第1路偏移时钟信号的相位差亦为预设值△P，k＝1,2，...N-1；N为大于3的整数；/n2)设定步长值a，并选定一路偏移时钟信号P(x)作为起始信号，序号x为不大于N的任一正整数；/n3)产生第一频率的输出时钟，包括下述子步骤：/n(3.1)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；/n(3.2)以x+a作为下一次逻辑运算中的x值，然后返回步骤(3.1)；/n4)产生第二频率的输出时钟，包括下述子步骤：/n(4.1)改变步长值a的取值；/n(4.2)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；/n(4.3)以x+a作为下一次逻辑运算中的x值，然后返回步骤(4.2)；以上各步中，x和x+a皆以N为计数周期循环。/n...

【技术特征摘要】
1.时钟展频方法，其特征在于，包括下述步骤：
1)通过对输入时钟信号进行相位偏移，产生等相位差的N路偏移时钟信号P(1)～P(N)，其中第k路偏移时钟信号P(k)与第k+1路偏移时钟信号P(k+1)的相位差为预设值△P，并且第N路偏移时钟信号和第1路偏移时钟信号的相位差亦为预设值△P，k＝1,2，...N-1；N为大于3的整数；
2)设定步长值a，并选定一路偏移时钟信号P(x)作为起始信号，序号x为不大于N的任一正整数；
3)产生第一频率的输出时钟，包括下述子步骤：
(3.1)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信号沿；
(3.2)以x+a作为下一次逻辑运算中的x值，然后返回步骤(3.1)；
4)产生第二频率的输出时钟，包括下述子步骤：
(4.1)改变步长值a的取值；
(4.2)对偏移时钟信号P(x)和偏移时钟信号P(x+a)进行逻辑运算以获得输出时钟，以偏移时钟信号P(x)的特定跃变沿对应于输出时钟的当前脉冲的信...

【专利技术属性】
技术研发人员：湛伟，马淑彬，夏明刚，罗春林，丛伟林，
申请(专利权)人：成都华微电子科技有限公司，
类型：发明
国别省市：四川;51