一种基于扩散忆阻器的随机频率三角波发生器制造技术

一种基于扩散忆阻器的随机频率三角波发生器，属于集成电路技术领域。本发明专利技术为解决现有的随机频率三角载波发生器，由于其使用随机数发生器，导致电路复杂和设计难度大的问题。本发明专利技术包括随机延时单元、控制逻辑单元、V‑I转换单元、RS触发器、比较器U

【技术实现步骤摘要】
一种基于扩散忆阻器的随机频率三角波发生器
本专利技术属于集成电路

技术介绍
在开关电源和电机驱动等功率控制与变换类集成电路当中，脉冲宽度调制(PulseWidthModulation)技术的应用十分关键。常规的PWM控制信号由固定频率的三角载波或者锯齿载波信号与误差信号的比较而生成，然后利用它来控制开关器件的在固定周期内的导通时间来实现对负载变化的及时响应。研究表明，常规的PWM技术因其在开关频率及开关频率的整数倍附近存在较大的谐波分量，会给系统带来诸多不利影响，例如引起了极大的电磁噪声干扰，导致电压和电流波形的畸变，甚至导致后级设备的不能正常运行。对于载波频率必须限制在较低频率的场合，采用随机PWM技术可以较好的解决常规PWM技术带来的电磁干扰等问题。随机PWM技术在保证占空比不变的前提下通过随机的改变载波频率，驱散集中分布在开关频率及其倍频处的谐波频谱的能量，从而使电磁噪声近似成为限带白噪声，以固定开关频率为特征的有色噪声强度被大大削弱。为达到开关频率随机化的目的，首要的是生成一个频率可随机改变的载波信号，由于三角波相对于锯齿波其控制精度更高且可以实现双边调制的功能，因此，随机频率的三角载波更加具有研究价值。这种三角波在每个周期内都要求是等幅等腰三角波，但其周期是随机变化的。目前对于随机频率三角载波发生器的研制绝大多数需要用到随机数发生器，用来提供随机变化的频率数值，这会增加电路的复杂度和设计难度，因此，以上问题亟需解决。
技术实现思路
本专利技术目的是为了解决现有的随机频率三角载波发生器，由于其使用随机数发生器，导致电路复杂和设计难度大的问题，提供了一种基于扩散忆阻器的随机频率三角波发生器。一种基于扩散忆阻器的随机频率三角波发生器，包括随机延时单元、控制逻辑单元、V-I转换单元、RS触发器、比较器U1、比较器U2、恒流源Ia、恒流源Ib、电容Ca、电容Cb、电容Cc、NMOS管Mna、NMOS管Mnb、NMOS管Mca、NMOS管Mcb、PMOS管Mpa和PMOS管Mpb；其中，恒流源Ia和恒流源Ib输出的电流相同，Ca＝Cb；随机延时单元采用扩散忆阻器实现，用于对控制逻辑单元输出的脉冲信号VP0进行处理，获得脉冲信号VP1，并将脉冲信号VP1输入至控制逻辑单元；其中，脉冲信号VP1与脉冲信号VP0的周期相等，且脉冲信号VP1与脉冲信号VP0的上升沿时刻一致，脉冲信号VP0高电平持续时间tp为固定值，脉冲信号VP1的高电平持续时间td为随机值，且td＜tp；扩散忆阻器的随机延时时间等于td；控制逻辑单元还用于接收RS触发器输出端输出的信号Q；还用于生成6路控制信号，分别为控制信号Vpa、控制信号Vna、控制信号Vpb、控制信号Vnb、控制信号Vca和控制信号Vcb，且该6路控制信号分别发送至PMOS管Mpa、NMOS管Mna、PMOS管Mpb、NMOS管Mnb、NMOS管Mca和NMOS管Mcb的栅极；PMOS管Mpa的源极与电源VDD连接，PMOS管Mpa的漏极与恒流源Ia的正极连接，恒流源Ia的负极与电容Ca的一端、NMOS管Mna的漏极和NMOS管Mca的漏极同时连接，NMOS管Mna的源极和电容Ca的另一端同时接电源地；PMOS管Mpb的源极与电源VDD连接，PMOS管Mpb的漏极与恒流源Ib的正极连接，恒流源Ib的负极与电容Cb的一端、NMOS管Mnb的漏极和NMOS管Mcb的漏极同时连接，NMOS管Mnb的源极与Cb的另一端同时接电源地；NMOS管Mca的源极与NMOS管Mcb的源极和V-I转换单元的电压输入端同时连接；V-I转换单元的电压输入端的节点电压为Vc，V-I转换单元用于将接收的电压转化为电流，V-I转换单元的电流输入输出端与电容Cc的一端、比较器U1的负输入端和比较器U2的正输入端同时连接，且连接点的电压信号VCap作为三角载波发生器生成的随机频率三角载波信号，且电压信号VCap为等幅值的随机频率等腰三角波信号；电容Cc的另一端接电源地；V-I转换单元的两个控制信号输入端均与RS触发器的输出端连接；比较器U1的正输入端用于接收恒定参考电压VL，比较器U1的输出端与RS触发器的复位信号输入端连接；比较器U2的负输入端用于接收恒定参考电压VH，比较器U2的输出端与RS触发器的置位信号输入端连接；VL和VH分别作为比较器U1和U2的比较阈值，且VH>VL>0。优选的是，控制逻辑单元包括非门Y1、非门Y2、非门Y3、非门Y4、D触发器、NMOS管Ma、或非门F1、数据选择器Mux1至Mux4和预置数计数器；其中，数据选择器Mux1至Mux4均为二选一数据选择器；非门Y1的输入端与非门Y2的输入端和或非门F1的一个输入端连接后，作为控制逻辑单元接收信号Q的输入端；非门Y1的输出端与D触发器的时钟信号输入端连接；D触发器的输入端D与其输出端连接后，作为控制逻辑单元输出控制信号Vcb的输出端；D触发器的输出端Q作为控制逻辑单元输出控制信号Vca的输出端；非门Y2的输出端与NMOS管Ma的栅极和或非门F1的另一个输入端同时连接，NMOS管Ma的源极和其漏极接电源地；或非门F1的输出端与数据选择器Mux1的0输入端、数据选择器Mux2的1输入端和非门Y3的输入端同时连接，数据选择器Mux1的1输入端接电源地，数据选择器Mux1的控制端、数据选择器Mux2的控制端和D触发器的输出端同时连接；数据选择器Mux2的0输入端接电源地；数据选择器Mux1的输出端作为控制逻辑单元输出控制信号Vnb的输出端；数据选择器Mux2的输出端作为控制逻辑单元输出控制信号Vna的输出端；非门Y3的输出端与预置数计数器的复位端连接，预置数计数器的时钟信号输入端用于接收时钟信号Clk，预置数计数器的输出端作为控制逻辑单元输出脉冲信号VP0的输出端；非门Y4的输入端作为控制逻辑单元接收脉冲信号VP1的输入端；非门Y4的输出端与数据选择器Mux3的0输入端和数据选择器Mux4的1输入端同时连接，数据选择器Mux3的1输入端和数据选择器Mux4的0输入端均连接电源VDD，数据选择器Mux3的控制端与数据选择器Mux4的控制端和D触发器的输出端同时连接；数据选择器Mux3的输出端作为控制逻辑单元输出控制信号Vpb的输出端；数据选择器Mux4的输出端作为控制逻辑单元输出控制信号Vpa的输出端。优选的是，随机延时单元包括电平移位器、扩散忆阻器RM、电阻Rr、比较器U3和与门X1；电平移位器的输入端作为随机延时单元的输入端接收脉冲信号VP0，且其输入端与与门X1的一个输入端连接；电平移位器，用于对接收的脉冲信号VP0的高电平幅值进行降低，并将获得的编程脉冲信号V1输出至扩散忆阻器RM的一端，扩散忆阻器RM的另一端与电阻Rr的一端和比较器U3的负输入端同时连接；电阻Rr的另一端接电源地；比较器U3的正输本文档来自技高网...

【技术保护点】
1.一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，包括随机延时单元、控制逻辑单元、V-I转换单元、RS触发器、比较器U

【技术特征摘要】
1.一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，包括随机延时单元、控制逻辑单元、V-I转换单元、RS触发器、比较器U1、比较器U2、恒流源Ia、恒流源Ib、电容Ca、电容Cb、电容Cc、NMOS管Mna、NMOS管Mnb、NMOS管Mca、NMOS管Mcb、PMOS管Mpa和PMOS管Mpb；其中，恒流源Ia和恒流源Ib输出的电流相同，Ca＝Cb；
随机延时单元采用扩散忆阻器实现，用于对控制逻辑单元输出的脉冲信号VP0进行处理，获得脉冲信号VP1，并将脉冲信号VP1输入至控制逻辑单元；其中，脉冲信号VP1与脉冲信号VP0的周期相等，且脉冲信号VP1与脉冲信号VP0的上升沿时刻一致，脉冲信号VP0高电平持续时间tp为固定值，脉冲信号VP1的高电平持续时间td为随机值，且td＜tp；
扩散忆阻器的随机延时时间等于td；
控制逻辑单元还用于接收RS触发器输出端输出的信号Q；还用于生成6路控制信号，分别为控制信号Vpa、控制信号Vna、控制信号Vpb、控制信号Vnb、控制信号Vca和控制信号Vcb，且该6路控制信号分别发送至PMOS管Mpa、NMOS管Mna、PMOS管Mpb、NMOS管Mnb、NMOS管Mca和NMOS管Mcb的栅极；
PMOS管Mpa的源极与电源VDD连接，PMOS管Mpa的漏极与恒流源Ia的正极连接，恒流源Ia的负极与电容Ca的一端、NMOS管Mna的漏极和NMOS管Mca的漏极同时连接，NMOS管Mna的源极和电容Ca的另一端同时接电源地；
PMOS管Mpb的源极与电源VDD连接，PMOS管Mpb的漏极与恒流源Ib的正极连接，恒流源Ib的负极与电容Cb的一端、NMOS管Mnb的漏极和NMOS管Mcb的漏极同时连接，NMOS管Mnb的源极与Cb的另一端同时接电源地；
NMOS管Mca的源极与NMOS管Mcb的源极和V-I转换单元的电压输入端同时连接；
V-I转换单元的电压输入端的节点电压为Vc，V-I转换单元用于将接收的电压转化为电流，V-I转换单元的电流输入输出端与电容Cc的一端、比较器U1的负输入端和比较器U2的正输入端同时连接，且连接点的电压信号VCap作为三角载波发生器生成的随机频率三角载波信号，且电压信号VCap为等幅值的随机频率等腰三角波信号；
电容Cc的另一端接电源地；
V-I转换单元的两个控制信号输入端均与RS触发器的输出端连接；
比较器U1的正输入端用于接收恒定参考电压VL，比较器U1的输出端与RS触发器的复位信号输入端连接；
比较器U2的负输入端用于接收恒定参考电压VH，比较器U2的输出端与RS触发器的置位信号输入端连接；
VL和VH分别作为比较器U1和U2的比较阈值，且VH>VL>0。


2.根据权利要求1所述的一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，控制逻辑单元包括非门Y1、非门Y2、非门Y3、非门Y4、D触发器、NMOS管Ma、或非门F1、数据选择器Mux1至Mux4和预置数计数器；其中，数据选择器Mux1至Mux4均为二选一数据选择器；
非门Y1的输入端与非门Y2的输入端和或非门F1的一个输入端连接后，作为控制逻辑单元接收信号Q的输入端；
非门Y1的输出端与D触发器的时钟信号输入端连接；D触发器的输入端D与其输出端连接后，作为控制逻辑单元输出控制信号Vcb的输出端；D触发器的输出端Q作为控制逻辑单元输出控制信号Vca的输出端；
非门Y2的输出端与NMOS管Ma的栅极和或非门F1的另一个输入端同时连接，NMOS管Ma的源极和其漏极接电源地；
或非门F1的输出端与数据选择器Mux1的0输入端、数据选择器Mux2的1输入端和非门Y3的输入端同时连接，数据选择...

【专利技术属性】
技术研发人员：梁涛，郭涛，
申请(专利权)人：中北大学，
类型：发明
国别省市：山西;14