一种芯片封装体的制备方法技术

本申请公开了一种芯片封装体的制备方法，该方法包括：在芯片的非功能面上形成第一凹槽，第一凹槽自芯片的非功能面延伸至芯片的功能面上的接地焊盘；在芯片的非功能面上以及第一凹槽内形成再布线层，再布线层与接地焊盘电连接；将再布线层与基板的接地区域电连接，以使芯片的接地焊盘通过再布线层与基板的接地区域电连接。通过上述方式，本申请能够增大芯片上接地焊盘与基板上接地区域的接触面积，提高芯片的抗干扰和防静电场冲击性能，降低芯片被静电场击穿的风险。

【技术实现步骤摘要】
一种芯片封装体的制备方法
本申请涉及半导体芯片
，特别是涉及一种芯片封装体的制备方法。
技术介绍
芯片在使用过程中受环境电场的影响较大，因此芯片需要良好的接地，以提高其抗干扰和防静电场冲击的性能。现有技术中，通常通过打线的方式来实现芯片的接地，但是打线时由于接地线的直径较小，芯片的接地面积较小，导致在干扰较大的环境下芯片存在较高的被静电场击穿的风险。
技术实现思路
本申请主要解决的技术问题是提供一种芯片封装体的制备方法，能够使芯片的接地焊盘通过再布线层与基板上接地区域接地，增大芯片上接地焊盘与基板上接地区域的接触面积，提高芯片的抗干扰和防静电场冲击性能，降低芯片被静电场击穿的风险。为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体的制备方法，该方法包括：在芯片的非功能面上形成第一凹槽，所述第一凹槽自所述芯片的非功能面延伸至所述芯片的功能面上的接地焊盘；在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层，所述再布线层与所述接地焊盘电连接；将所述再布线层与基板的接地区域电连接，本文档来自技高网...

【技术保护点】
1.一种芯片封装体的制备方法，其特征在于，所述芯片封装体的制备方法包括：/n在芯片的非功能面上形成第一凹槽，所述第一凹槽自所述芯片的非功能面延伸至所述芯片的功能面上的接地焊盘；/n在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层，所述再布线层与所述接地焊盘电连接；/n将所述再布线层与基板的接地区域电连接，以使所述芯片的所述接地焊盘通过所述再布线层与所述基板的所述接地区域电连接。/n

【技术特征摘要】
1.一种芯片封装体的制备方法，其特征在于，所述芯片封装体的制备方法包括：
在芯片的非功能面上形成第一凹槽，所述第一凹槽自所述芯片的非功能面延伸至所述芯片的功能面上的接地焊盘；
在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层，所述再布线层与所述接地焊盘电连接；
将所述再布线层与基板的接地区域电连接，以使所述芯片的所述接地焊盘通过所述再布线层与所述基板的所述接地区域电连接。


2.根据权利要求1所述的制备方法，其特征在于，所述在芯片的非功能面上形成第一凹槽之前，包括：
将包括多个所述芯片的晶圆黏贴在载板上，所述芯片的功能面与所述载板贴合；
研磨所述晶圆远离所述载板的一侧以使所述晶圆的厚度减小。


3.根据权利要求2所述的制备方法，其特征在于，所述在芯片的非功能面上形成第一凹槽，包括：
利用蚀刻工艺在所述晶圆远离所述载板的一侧形成多个所述第一凹槽，且所述第一凹槽与所述接地焊盘一一对应。


4.根据权利要求1-3任一项所述的制备方法，其特征在于，所述在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层之前包括：
在所述芯片的非功能面一侧形成绝缘层，所述绝缘层覆盖所述芯片的非功能面、所述第一凹槽的侧壁和所述接地焊盘从所述第一凹槽中露出的表面；
在所述绝缘层对应所述接地焊盘的位置形成第一开口，以使所述接地焊盘从所述绝缘层中露出。


5.根据权利要求4所述的制备方法，其特征在于，所述在所述芯片的所述非功能面上以及所述第一凹槽内形成再布线层...

【专利技术属性】
技术研发人员：张文斌，
申请(专利权)人：厦门通富微电子有限公司，
类型：发明
国别省市：福建;35