一种晶圆级封装体和芯片封装体制造技术

本申请公开了一种晶圆级封装体和芯片封装体，该晶圆级封装体包括：承载片、晶圆和再布线层，其中，晶圆位于承载片一侧，晶圆上包含多个芯片，芯片功能面上设有多个焊盘，且每个芯片的功能面朝向承载片，晶圆远离承载片的一侧设有多个第一凹槽，分属于不同芯片的相邻的至少两个焊盘具有从同一个第一凹槽中露出区域；再布线层位于晶圆远离承载片的一侧，且至少部分再布线层与从第一凹槽内露出的焊盘电连接。通过上述方式，本申请所提供的晶圆级封装体上的第一凹槽横跨两个芯片上相邻的焊盘，第一凹槽的尺寸较大使得在开设第一凹槽时，能够降低对精度的要求，减小芯片在加工过程中断裂的风险。

【技术实现步骤摘要】
一种晶圆级封装体和芯片封装体
本申请涉及半导体器件
，特别是涉及一种晶圆级封装体和芯片封装体。
技术介绍
晶圆级封装(WLP，WaferLevelPackage)的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割制成单颗组件。其主要应用于手机放大器与前端模块、CMOS图像传感器等各式半导体产品。在进行晶圆级封装时，有些芯片需要在芯片背面上开设通孔并将芯片正面的信号从通孔内引到芯片的背面，对于这类芯片，由于开设通孔的尺寸小，工艺较复杂且难度较大，在封装过程中晶圆级封装体容易出现裂片等问题，导致芯片的良品率较低。
技术实现思路
本申请主要解决的技术问题是提供一种晶圆级封装体和芯片封装体，能够在开设第一凹槽时，降低对精度的要求，减小芯片在加工过程中断裂的风险为解决上述技术问题，本申请采用的一个技术方案是：提供一种晶圆级封装体，该晶圆级封装体包括：承载片、晶圆和再布线层，其中，晶圆，位于所述承载片一侧，所述晶圆上包含多个芯片，所述芯片功能面上设有多个焊盘，且每个所述芯片的所述功能面本文档来自技高网...

【技术保护点】
1.一种晶圆级封装体，其特征在于，所述晶圆级封装体包括：/n承载片；/n晶圆，位于所述承载片一侧，所述晶圆上包含多个芯片，所述芯片功能面上设有多个焊盘，且每个所述芯片的所述功能面朝向所述承载片，所述晶圆远离所述承载片的一侧设有多个第一凹槽，分属于不同芯片的相邻的至少两个所述焊盘具有从同一个所述第一凹槽中露出区域；/n再布线层，位于所述晶圆远离所述承载片的一侧，且至少部分所述再布线层与从所述第一凹槽内露出的所述焊盘电连接。/n

【技术特征摘要】
1.一种晶圆级封装体，其特征在于，所述晶圆级封装体包括：
承载片；
晶圆，位于所述承载片一侧，所述晶圆上包含多个芯片，所述芯片功能面上设有多个焊盘，且每个所述芯片的所述功能面朝向所述承载片，所述晶圆远离所述承载片的一侧设有多个第一凹槽，分属于不同芯片的相邻的至少两个所述焊盘具有从同一个所述第一凹槽中露出区域；
再布线层，位于所述晶圆远离所述承载片的一侧，且至少部分所述再布线层与从所述第一凹槽内露出的所述焊盘电连接。


2.根据权利要求1所述的晶圆级封装体，其特征在于，
所述焊盘从所述第一凹槽中露出的区域面积超过所述焊盘面积的一半。


3.根据权利要求1所述的晶圆级封装体，其特征在于，还包括：
绝缘层，位于所述再布线层和所述晶圆之间，所述绝缘层覆盖所述晶圆远离所述承载片的一侧和所述第一凹槽的侧壁；
其中，所述绝缘层对应所述第一凹槽的位置设置有第一开口，所述第一凹槽位置处的所有所述焊盘包括从所述第一开口中露出的部分。


4.根据权利要求3所述的晶圆级封装体，其特征在于，
所述第一开口的宽度小于所述第一凹槽的宽度，所述再布线层与从所述第一开口内露出的所述焊盘的表面电连接。


5.根据权利要求1所述的晶圆级封装体，其特征在于，还包括：
键合胶，位于所述承载片和所述芯片功能面之间，且所述芯片功能面与所述键合胶固定连接。


6.根据权利要求1所述的晶圆级封装体，其特征在于，还包括：
保护层，覆盖所述再布线层以及未被所述再布线层覆盖...

【专利技术属性】
技术研发人员：张文斌，
申请(专利权)人：厦门通富微电子有限公司，
类型：发明
国别省市：福建;35