半导体结构及芯片的封装方法技术

本发明专利技术提供了一种半导体结构及芯片的封装方法，导电牺牲图案至少将不同引出端组中的引出端临时短接，相当于将不同引出端组中的引出端之间的器件结构或介质被临时短路，在将芯片安装至线路板上时，同一引出端组中的引出端在工作时电压相同，相当于同一引出端组中的引出端之间已经实现金属互联，无需进行ESD防护，而不同引出端组中的引出端之间，即使某些引出端被接触后引入了静电电荷，静电电荷也会从引出端进入导电牺牲图案中，最后以诸如热量等形式消耗掉，不会进入芯片中进而导致不同引出端组中的引出端之间的器件结构或介质被击穿，实现了ESD防护功能。

【技术实现步骤摘要】
半导体结构及芯片的封装方法
本专利技术涉及半导体制备
，尤其是一种半导体结构及芯片的封装方法。
技术介绍
芯片制备完成后，与芯片内部的器件结构电性连接的引出端会露出于芯片的表面。在进行芯片封装时，首先会将芯片安装至线路板上，此时当外界物体(人或机械)与裸露的引出端接触时，引入的静电电荷会通过引出端进入芯片中，形成瞬间的高压/大电流，当电压或电流超过器件结构能够承受的最大值后，静电电荷将以极短的瞬间在具有压差的引出端之间放电，产生静电释放(Electro-Staticdischarge，ESD)现象，使得具有压差的引出端之间的器件结构或者介质被击穿，导致芯片老化甚至被损坏，降低了生产成品率。通常可以在可能产生ESD现象的引出端处并联放电二极管来防止ESD现象，但是对于诸如MEMS芯片等不采用半导体前道工艺的芯片而言，难以在芯片制造过程中同时集成制备放电二极管，因此也就无法进行ESD防护，并且，通过并联放电二极管的方法进行ESD防护也会增加芯片的面积和成本。
技术实现思路
本专利技术的目的在于提供一种半导体结构及芯本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n芯片，所述芯片具有至少两个引出端组，同一引出端组中的引出端在工作时电压相同，不同引出端组中的引出端在工作时的电压不同；以及，/n导电牺牲图案，形成于所述芯片的表面，所述导电牺牲图案用于将不同引出端组中的引出端临时短接，且所述导电牺牲图案露出每个所述引出端的部分顶面。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
芯片，所述芯片具有至少两个引出端组，同一引出端组中的引出端在工作时电压相同，不同引出端组中的引出端在工作时的电压不同；以及，
导电牺牲图案，形成于所述芯片的表面，所述导电牺牲图案用于将不同引出端组中的引出端临时短接，且所述导电牺牲图案露出每个所述引出端的部分顶面。


2.如权利要求1所述的半导体结构，其特征在于，所述导电牺牲图案还用于将同一引出端组中的至少两个引出端短接。


3.如权利要求1所述的半导体结构，其特征在于，所述导电牺牲图案还用于将所有引出端均短接。


4.如权利要求1所述的半导体结构，其特征在于，所述导电牺牲图案为一体结构；或者，所述导电牺牲图案包括至少两个第一图案，所述至少两个第一图案之间电性隔离。


5.如权利要求4所述的半导体结构，其特征在于，所述导电牺牲图案至少覆盖所述引出端的部分顶面，以与所述引出端电性连接。


6.如权利要求4所述的半导体结构，其特征在于，所述导电牺牲图案中具有与若干所述引出端一一对应的开口，所述开口露出对应的引出端的部分顶面。


7.如权利要求1所述的半导体结构，其特征在于，所述导电牺牲图案的电阻率小于100Ω·CM。


8.如权利要求1所述的半导体结构，其特征在于，所述导电牺牲图案的材质与所述引出端的材质以及所述芯片表面的材质均不同。


9.如权利要求7或8所述的半导体结构，其特征在于，所述导电牺牲图案的材质包括未掺杂的锗材料、掺杂的锗材料、未掺杂的多晶硅、掺杂的多晶硅、砷化镓、钨材料、钼材料、钛材料或金属氮化物中的一种或多种。


10.如权利要求1所述的半导体结构，其特征在于，所述芯片上还形成有导电图案，所述导电图案的顶面至少部分被露出所述芯片的表面，所述导电图案与所述引出端之间具有间隙，所述导电牺牲图案至少位于所述间隙上并延伸覆盖所述引出端的至少部分顶面以及所述导电图案的至少部分顶面，通过所述导电牺牲图案将所述导电图案与所述引出端电性连接。


11.如权利要求10中所述的半导体结构，其特征在于，所述导电图案为一体结构；或者，所述导电图案包括至少两个第二图案，所述至少两个第二图案之间电性隔离。


12.如权利要求10中所述的半导体结构，其特征在于，所述导电图案的电阻率小于所述导电...

【专利技术属性】
技术研发人员：桂珞，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江;33