半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底上形成有多个分立的初始鳍部，初始鳍部具有第一导热系数；在初始鳍部露出的衬底上形成隔离材料层，隔离材料层覆盖初始鳍部的侧壁；去除部分厚度初始鳍部，在隔离材料层内形成沟槽，且剩余初始鳍部作为伪鳍部；在沟槽内形成鳍部，鳍部具有第二导热系数，第一导热系数大于第二导热系数；形成鳍部后，去除部分厚度隔离材料层，形成底部隔离层，底部隔离层至少覆盖伪鳍部的侧壁。本发明专利技术在鳍部和衬底之间引入伪鳍部，且伪鳍部材料的导热系数更高，相应增强器件工作时产生的热量向衬底内的散发效果，从而改善了器件的自发热效应，进而使器件性能得到改善。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
技术实现思路
r>本专利技术实施例本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供衬底，所述衬底上形成有多个分立的初始鳍部，所述初始鳍部具有第一导热系数；/n在所述初始鳍部露出的衬底上形成隔离材料层，所述隔离材料层覆盖所述初始鳍部的侧壁；/n去除部分厚度的所述初始鳍部，在所述隔离材料层内形成沟槽，且剩余所述初始鳍部作为伪鳍部；/n在所述沟槽内形成鳍部，所述鳍部具有第二导热系数，所述第一导热系数大于所述第二导热系数；/n形成所述鳍部后，去除部分厚度的所述隔离材料层，保留剩余所述隔离材料层作为底部隔离层，所述底部隔离层至少覆盖所述伪鳍部的侧壁。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有多个分立的初始鳍部，所述初始鳍部具有第一导热系数；
在所述初始鳍部露出的衬底上形成隔离材料层，所述隔离材料层覆盖所述初始鳍部的侧壁；
去除部分厚度的所述初始鳍部，在所述隔离材料层内形成沟槽，且剩余所述初始鳍部作为伪鳍部；
在所述沟槽内形成鳍部，所述鳍部具有第二导热系数，所述第一导热系数大于所述第二导热系数；
形成所述鳍部后，去除部分厚度的所述隔离材料层，保留剩余所述隔离材料层作为底部隔离层，所述底部隔离层至少覆盖所述伪鳍部的侧壁。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始鳍部的材料为Si，所述鳍部的材料为SiGe；
或者，
所述初始鳍部的材料为III-V族材料，所述鳍部的材料为Si。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：对露出于所述底部隔离层的鳍部表面进行氧化处理，将所述鳍部侧壁的部分厚度材料转化为反应层，在所述氧化处理后，露出于所述底部隔离层的剩余所述鳍部作为顶部鳍部，所述顶部鳍部的宽度小于所述伪鳍部的宽度。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述氧化处理的步骤包括：在所述鳍部露出的所述底部隔离层上形成氧化材料层，所述氧化材料层至少覆盖所述鳍部的侧壁；
所述形成方法还包括：去除部分厚度的所述氧化材料层，保留剩余所述氧化材料层作为顶部隔离层，所述顶部隔离层覆盖所述顶部鳍部的部分侧壁，且所述顶部隔离层和底部隔离层用于构成隔离结构。


5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用流动性化学气相沉积工艺或高深宽比工艺形成所述氧化材料层。


6.如权利要求4所述的半导体结构的形成方法，其特征在于，采用流动性化学气相沉积工艺形成所述氧化材料层；所述流动性化学气相沉积工艺包括水汽退火处理的步骤，所述水汽退火处理的参数包括：退火温度为580℃至750℃，退火时间为30分钟至120分钟。


7.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述氧化材料层之前，还包括：在所述顶部鳍部中靠近所述底部隔离层顶面一侧的部分侧壁上形成掺杂层，所述掺杂层中掺杂有导电离子，所述导电离子的类型和所述半导体结构的导电类型相反。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述掺杂层为固态源掺杂层，所述掺杂层的材料包括磷硅玻璃、硼硅玻璃、掺杂的氧化硅、掺杂的氮化硅、掺杂的氮氧化硅、掺杂的碳化硅、掺杂的碳氮化硅和掺杂的碳氮氧化硅中的一种或多种。


9.如权利要求7所述的半导体结构的形成方法，其特征在于，采用流动性化学气相沉积工艺形成所述氧化材料层；所述流动性化学气相沉积工艺包括致密化处理的步骤，所述致密化处理的工艺为氮气氛围下的退火工艺，所述退火工艺的参数包括：退火温度为950℃至1050℃，退火时间为20分钟至120分钟。


10.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述氧化材料层后，所述顶部鳍部中被所述掺杂层覆盖的部分作为顶部鳍部第一部分，剩余部分作为顶部鳍部第二部分，所述顶部鳍部第二部分的宽度小于所述顶部鳍部第一部分的宽度；
形成所述顶部隔离层的步骤中，所述顶部隔离层至少覆盖所述顶部鳍部第一部分的侧壁。


11.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述掺杂层的步骤中，所述掺杂层的材料为硼硅玻璃，硼的掺杂浓度为3E19原子每立方厘米至1E21原子每立方厘米...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31