一种半导体器件及其制造方法技术

本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在第一隔离沟槽中形成绝缘层，之后可以通过第二隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间隙中形成栅介质层和栅极。这样，源极和漏极为平行于衬底表面的水平膜层，绝缘层侧壁上保留的沟道层作为源极和漏极之间的竖直方向上的沟道，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件。此外，第一隔离沟槽可以对堆叠层进行进一步分隔，从而提高器件的集成度。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本申请涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
随着半导体制造工艺技术的更新迭代，半导体器件的尺寸不断缩小，集成度不断提高，然而，随着工艺节点的微缩，工艺节点会达到一个极限点，其尺寸无法继续缩小，性能的提升越来越困难。如何获取小尺寸高性能的器件，是本领域面临的一项重要问题。
技术实现思路
有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够在较小的器件尺寸的前提下实现较高的性能。为实现上述目的，本申请有如下技术方案：本申请实施例提供了一种半导体器件的制造方法，包括：在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层；对所述堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在所述第一隔离沟槽中形成绝缘层；通过所述第二隔离沟槽侧向对所述沟道层进行刻蚀，保留所述绝缘层侧壁上的沟道层，以形成所述第一掺杂材料层和所述第二掺杂材料层之间的间隙；通过所述第二隔离沟槽在所述间隙中形成栅介质层和栅极层。可选的，所述第二隔离沟槽将所述堆叠层分隔为多个独立结构，每个所述独立结构中至少包括一个所述第一隔离沟槽，所述第一隔离沟槽将所述独立结构分隔为多个部分。可选的，所述独立结构中包括多个第一隔离沟槽时，多个所述第一隔离沟槽相交设置。可选的，所述通过所述第二隔离沟槽侧向对所述沟道层进行刻蚀，包括：进行多次氧化去除工艺；所述氧化去除工艺包括：进行所述沟道层的氧化工艺，以在所述第二隔离沟槽中暴露的沟道层表面上形成氧化层；去除所述氧化层。可选的，所述进行所述沟道层的氧化工艺，包括：采用等离子或者化学自限制性氧化所述沟道层。可选的，所述对所述堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在所述第一隔离沟槽中形成绝缘层，包括：对所述堆叠层进行刻蚀得到第二隔离沟槽，在所述第二隔离沟槽中形成隔离层；对所述堆叠层进行刻蚀得到第一隔离沟槽，在所述第一隔离沟槽中形成绝缘层；去除所述第二隔离沟槽中的所述隔离层。可选的，所述第一掺杂材料层、所述沟道层和所述第二掺杂材料层分别为硅锗、硅、硅锗，或硅、硅锗、硅，或锗、锗锡、锗。可选的，所述衬底和所述第一掺杂材料层之间形成有缓冲层。可选的，所述第一掺杂材料层和所述沟道层之间形成有所述第一掺杂材料层的本征层，所述阻挡层和所述第二掺杂材料层之间形成有所述第二掺杂材料层的本征层。可选的，所述绝缘层包括应变材料层，用于为所述沟道层提供压应力或张应力。可选的，通过所述第二隔离沟槽在所述间隙中形成栅介质层和栅极层，包括：沉积栅介质层和栅极层，并通过所述第二隔离沟槽去除所述间隙之外的栅极层和栅介质层。本申请实施例还提供了一种半导体器件，包括：衬底；所述衬底上的第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层；所述堆叠层中的第一隔离沟槽和第二隔离沟槽，所述第一隔离沟槽中形成有绝缘层；所述沟道层在所述第二隔离沟槽中凹于所述第一掺杂材料层和所述第二掺杂材料层，使所述第一掺杂材料层和所述第二掺杂材料层之间形成有间隙；所述间隙中形成有栅介质层和栅极层。可选的，所述第二隔离沟槽将所述堆叠层分隔为多个独立结构，每个所述独立结构中至少包括一个所述第一隔离沟槽，所述第一隔离沟槽将所述独立结构分隔为多个部分。可选的，所述独立结构中包括多个第一隔离沟槽时，多个所述第一隔离沟槽相交设置。可选的，所述第一掺杂材料层、所述沟道层和所述第二掺杂材料层分别为硅锗、硅、硅锗，或硅、硅锗、硅，或锗、锗锡、锗。可选的，所述衬底和所述第一掺杂材料层之间形成有缓冲层。可选的，所述第一掺杂材料层和所述沟道层之间，以及所述第一掺杂材料层和所述栅介质层之间形成有所述第一掺杂材料层的本征层，所述沟道层和所述第二掺杂材料层之间，以及所述栅介质层和所述第二掺杂材料层之间形成有所述第二掺杂材料层的本征层。可选的，所述绝缘层包括应变材料层，用于为所述沟道层提供压应力或张应力。本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在第一隔离沟槽中形成绝缘层，之后可以通过第二隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间隙中形成栅介质层和栅极。这样，源极和漏极为平行于衬底表面的水平膜层，绝缘层侧壁上保留的沟道层作为源极和漏极之间的竖直方向上的沟道，沟道的宽度与膜层的厚度相关，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件。此外，第一隔离沟槽可以对堆叠层进行进一步分隔，从而提高器件的集成度。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了本申请实施例中一种半导体器件的制造方法的流程示意图；图2-17示出了根据本申请实施例的制造方法形成半导体器件过程中的结构示意图。具体实施方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，随着半导体制造工艺技术的更新迭代，半导体器件的尺寸不断缩小，集成度不断提高，然而，随着工艺节点的微缩，半导体器件的尺寸受到工艺的限制，无法继续缩小，因此器件的性能的提升越来越困难。如何获取小尺寸高性能的器件，是本领域面临的一项重要的问题。举例来说，目前可以在衬底上形成存储层和栅极层，在栅极层的两侧的衬底中掺杂形成源漏，则源漏之间的沟道层收到栅极层的尺寸的限制，而栅极层尺寸受到光刻工艺的限制，因此限制了器件的整体尺寸。基于以上技术问题，本申请实施例提供了一种半导体器件及其制造方法，在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层，对堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在第一隔离沟槽中形成绝缘层，之后可以通过第二隔离沟槽从侧向对沟道层进行刻蚀，保留绝缘层侧壁上的沟道层，以形成第一掺杂材料层和第二掺杂材料层之间的间隙，在间本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：/n在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层；/n对所述堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在所述第一隔离沟槽中形成绝缘层；/n通过所述第二隔离沟槽从侧向对所述沟道层进行刻蚀，保留所述绝缘层侧壁上的沟道层，以形成所述第一掺杂材料层和所述第二掺杂材料层之间的间隙；/n通过所述第二隔离沟槽在所述间隙中形成栅介质层和栅极层。/n

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：
在衬底上形成第一掺杂材料层、沟道层和第二掺杂材料层的堆叠层；
对所述堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在所述第一隔离沟槽中形成绝缘层；
通过所述第二隔离沟槽从侧向对所述沟道层进行刻蚀，保留所述绝缘层侧壁上的沟道层，以形成所述第一掺杂材料层和所述第二掺杂材料层之间的间隙；
通过所述第二隔离沟槽在所述间隙中形成栅介质层和栅极层。


2.根据权利要求1所述的方法，其特征在于，所述第二隔离沟槽将所述堆叠层分隔为多个独立结构，每个所述独立结构中至少包括一个所述第一隔离沟槽，所述第一隔离沟槽将所述独立结构分隔为多个部分。


3.根据权利要求2所述的方法，其特征在于，所述独立结构中包括多个第一隔离沟槽时，多个所述第一隔离沟槽相交设置。


4.根据权利要求1所述的方法，其特征在于，所述通过所述第二隔离沟槽侧向对所述沟道层进行刻蚀，包括：
进行多次氧化去除工艺；所述氧化去除工艺包括：进行所述沟道层的氧化工艺，以在所述第二隔离沟槽中暴露的沟道层表面上形成氧化层；去除所述氧化层。


5.根据权利要求1所述的方法，其特征在于，所述对所述堆叠层进行刻蚀得到第一隔离沟槽和第二隔离沟槽，在所述第一隔离沟槽中形成绝缘层，包括：
对所述堆叠层进行刻蚀得到第二隔离沟...

【专利技术属性】
技术研发人员：王桂磊，亨利·H·阿达姆松，孔真真，李俊杰，刘金彪，李俊峰，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11