半导体器件的形成方法技术

本发明专利技术公开了一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上形成有包括第Ⅰ区和第Ⅱ区的鳍部，鳍部顶部形成有伪栅；形成覆盖伪栅侧壁的第一侧墙；在第Ⅰ区伪栅两侧的鳍部内形成第一源/漏区；形成覆盖第一源/漏区的第一保护层；在第Ⅱ区伪栅两侧鳍部内形成第二源/漏区；形成覆盖第二源/漏区和第一保护层的第二保护层；刻蚀形成于第Ⅰ区上方的保护层，使第Ⅰ区上方余下保护层的厚度与位于第Ⅱ区的第二保护层的厚度相适应；和再同步刻蚀第Ⅰ区和第Ⅱ区上方的保护层，同步暴露第一源/漏区和第二源/漏区。同步暴露不同区域的源/漏区，能够避免某一源/漏区被过度刻蚀，提高了半导体器件的性能。

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体器件的形成方法。
技术介绍
随着半导体器件技术节点的减小，半导体器件结构之间的距离在不断缩小，如今Finfet(鳍式场效应晶体管)占据着半导体器件结构主要的地位。一般的，栅极结构形成于鳍部的上方，而且同一鳍部的不同位置形成有不同的晶体管结构，如PMOS管或者NMOS管。又由于PMOS管和NMOS管源/漏区的材料不同，因此需要分别形成。在目前晶体管形成工艺中，先形成一个区域的源/漏区，然后再形成另一个区域的源/漏区。但是两个区域的源/漏区形成后，半导体器件的性能不好，最终芯片的良率较低。因此，现有技术亟须一种提高半导体器件性能的半导体器件的形成方法。
技术实现思路
本专利技术实施例的半导体器件的形成方法，两个区域形成源/漏区后，同步将其上方的保护层去除，同步暴露两个区域源/漏区，避免对某一区域的源/漏区过度刻蚀，提高了半导体器件的性能。本专利技术公开了一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上形成有包括第Ⅰ区和第Ⅱ区的鳍部，鳍部顶部形成有伪栅；形成覆盖伪栅侧壁的第一侧墙；在第Ⅰ区伪栅两侧的鳍部内形成第一源/漏区；形成覆盖第一源/漏区的第一保护层；在第Ⅱ区伪栅两侧鳍部内形成第二源/漏区；形成覆盖第二源/漏区和第一保护层的第二保护层；刻蚀形成于第Ⅰ区上方的保护层，使第Ⅰ区上方余下保护层的厚度与位于第Ⅱ区的第二保护层的厚度相适应；和再同步刻蚀第Ⅰ区和第Ⅱ区上方的保护层，同步暴露第一源/漏区和第二源/漏区。根据本专利技术的一个方面，形成第二保护层的材料包括：氧化物、SiON、SiCN、SiOCN中的一种或多种组合。根据本专利技术的一个方面，刻蚀位于第Ⅰ区上方保护层的工艺包括氢氟酸湿法刻蚀工艺，氢氟酸湿法刻蚀工艺的参数包括：氢氟酸中HF的体积为VHF，水的体积为V水，则200≤V水：VHF≤1000，刻蚀时间范围为10s～50s，刻蚀温度范围为20℃～25℃。根据本专利技术的一个方面，同步刻蚀第Ⅰ区和第Ⅱ区上方的保护层的工艺包括磷酸湿法刻蚀工艺，磷酸湿法刻蚀工艺的参数包括：磷酸的浓度范围为75％～80％，刻蚀时间范围为30s～80s，刻蚀的温度范围为120℃～170℃。根据本专利技术的一个方面，磷酸湿法刻蚀工艺对第一保护层和对第二保护层的刻蚀选择比大于等于15。根据本专利技术的一个方面，形成第一保护层的材料包括SiN。根据本专利技术的一个方面，在形成覆盖第二源/漏区和第一保护层的第二保护层后，还包括：形成覆盖对应的第Ⅱ区且暴露对应的第Ⅰ区的掩膜层，和以掩膜层为掩膜刻蚀位于第Ⅰ区上方的保护层。根据本专利技术的一个方面，第二保护层的厚度尺寸范围为1nm～10nm。根据本专利技术的一个方面，形成第二保护层的工艺包括：高深宽比填充工艺或者原子层沉积工艺。根据本专利技术的一个方面，形成第一侧墙的工艺步骤包括：形成覆盖鳍部表面和伪栅表面的第一侧墙材料层；和刻蚀形成于鳍部表面的第一侧墙材料层，保留形成于伪栅侧壁的第一侧墙材料层，即第一侧墙。根据本专利技术的一个方面，形成第一侧墙材料层后，还包括形成覆盖第一侧墙材料层的第二侧墙材料层。根据本专利技术的一个方面，第二侧墙材料层的材料包括SiN。根据本专利技术的一个方面，同步暴露第一源/漏区和第二源/漏区后，还包括对伪栅两侧的鳍部表面进行氢氟酸湿法刻蚀工艺，以去除第一源/漏区和第二源/漏区顶部残留的第一保护层或第二保护层。与现有的技术方案相比，本专利技术的技术方案具备以下优点：本专利技术的形成工艺中，形成第一源/漏区和第二源/漏区后，刻蚀形成于第Ⅰ区上方的保护层，使第Ⅰ区上方余下保护层的厚度与位于第Ⅱ区的第二保护层的厚度相适应。保证两个区域保护层厚度相适应，便于后续同步刻蚀去除。另外，再同步刻蚀第Ⅰ区和第Ⅱ区上方的保护层，同步暴露第一源/漏区和第二源/漏区。同步刻蚀两个区域的保护层能够避免因先后去除各区域保护层时对另一个区域的过度刻蚀，从而避免破坏某一个区域的源/漏区，提高了半导体器件的性能。进一步的，形成第二保护层的工艺包括：高深宽比填充工艺或者原子层沉积工艺。由于第二保护层形成位置表面的高低不平齐，采用这两种工艺能够容易将材料形成在较窄的空间内，而且保证形成材料层的结构比较致密。进一步的，形成第一侧墙材料层后，还包括形成覆盖第一侧墙材料层的第二侧墙材料层。第一侧墙材料层形成后，结构表面出现不平整的现象，再形成第二侧墙材料层能够有效平整结构的表面，有利于形成规整的后续结构。附图说明图1是根据本专利技术一个实施例的形成侧墙材料层的结构示意图；图2是根据本专利技术一个实施例的形成第一源/漏区的结构示意图；图3是根据本专利技术一个实施例的形成第二源/漏区的结构示意图；图4是根据本专利技术一个实施例的形成第二保护层的结构示意图；图5是根据本专利技术一个实施例的选择性刻蚀第Ⅰ区上方保护层的结构示意图；图6是根据本专利技术一个实施例的去除第Ⅱ区上掩膜层后的结构示意图；图7是根据本专利技术一个实施例的同步刻蚀两个区域上方保护层的结构示意图。具体实施方式如前所述，现有的半导体器件形成方法中存在半导体器件性能较低的问题。经研究发现，造成上述问题的原因为：在形成第二源/漏区后，直接形成掩膜层覆盖第二源/漏区，然后刻蚀去除第Ⅰ区上方的保护层，暴露第一源/漏区，然后再去除掩膜层，这会造成已经暴露的第一源/漏区被过度刻蚀，破坏第一源/漏区的结构完整性，降低半导体器件的性能。为了解决该问题，本专利技术提供了一种半导体器件的形成方法，形成第二源/漏区后先形成覆盖第二源/漏区的第二保护层，然后调节两个区域上方保护层的厚度，再同步刻蚀去除各区域上方的保护层，以同步暴露第一源/漏区和第二源/漏区，避免过度刻蚀源/漏区，提高半导体器件的性能。现在将参照附图来详细描述本专利技术的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本专利技术范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。请参考图1，在伪栅110以及鳍部100表面形成侧墙材料层。鳍部100是位于半导体衬底(未示出)上的凸起。鳍部100的材料为以下所提到的材料中的至少一种：多晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成的方法，其特征在于，包括：/n提供半导体衬底，所述半导体衬底上形成有包括第Ⅰ区和第Ⅱ区的鳍部，所述鳍部顶部形成有伪栅；/n形成覆盖所述伪栅侧壁的第一侧墙；/n在所述第Ⅰ区伪栅两侧的所述鳍部内形成第一源/漏区；/n形成覆盖所述第一源/漏区的第一保护层；/n在所述第Ⅱ区伪栅两侧所述鳍部内形成第二源/漏区；/n形成覆盖所述第二源/漏区和所述第一保护层的第二保护层；/n刻蚀形成于所述第Ⅰ区上方的保护层，使所述第Ⅰ区上方余下保护层的厚度与位于所述第Ⅱ区的所述第二保护层的厚度相适应；和/n再同步刻蚀所述第Ⅰ区和所述第Ⅱ区上方的保护层，同步暴露所述第一源/漏区和所述第二源/漏区。/n

【技术特征摘要】
1.一种半导体器件的形成的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有包括第Ⅰ区和第Ⅱ区的鳍部，所述鳍部顶部形成有伪栅；
形成覆盖所述伪栅侧壁的第一侧墙；
在所述第Ⅰ区伪栅两侧的所述鳍部内形成第一源/漏区；
形成覆盖所述第一源/漏区的第一保护层；
在所述第Ⅱ区伪栅两侧所述鳍部内形成第二源/漏区；
形成覆盖所述第二源/漏区和所述第一保护层的第二保护层；
刻蚀形成于所述第Ⅰ区上方的保护层，使所述第Ⅰ区上方余下保护层的厚度与位于所述第Ⅱ区的所述第二保护层的厚度相适应；和
再同步刻蚀所述第Ⅰ区和所述第Ⅱ区上方的保护层，同步暴露所述第一源/漏区和所述第二源/漏区。


2.根据权利要求1所述的半导体器件的形成的方法，其特征在于，形成所述第二保护层的材料包括：氧化物、SiON、SiCN、SiOCN中的一种或多种组合。


3.根据权利要求2所述的半导体器件的形成的方法，其特征在于，刻蚀位于所述第Ⅰ区上方保护层的工艺包括氢氟酸湿法刻蚀工艺，所述氢氟酸湿法刻蚀工艺的参数包括：氢氟酸中HF的体积为VHF，水的体积为V水，则200≤V水：VHF≤1000，刻蚀时间范围为10s～50s，刻蚀温度范围为20℃～25℃。


4.根据权利要求2所述的半导体器件的形成的方法，其特征在于，同步刻蚀所述第Ⅰ区和所述第Ⅱ区上方的保护层的工艺包括磷酸湿法刻蚀工艺，所述磷酸湿法刻蚀工艺的参数包括：磷酸的浓度范围为75％～80％，刻蚀时间范围为30s～80s，刻蚀的温度范围为120℃～170℃。


5.根据权利要求4所述的半导体器件的形成的方法，其特征在于，所述磷酸湿法刻蚀工艺对所述第一保护层和对所述第二保护层的刻蚀选...

【专利技术属性】
技术研发人员：余仁旭，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31